(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-186524

(43)公開日 平成11年(1999)7月9日

(51) Int.Cl.6

識別記号

H01L 27/108 21/8242 FΙ

H01L 27/10

681F

621B

621C


		審査請求	未請求 請求項の数30 FD (全 57 頁)
(21)出願番号	特願平9-367189	(71) 出願人	
(22)出顧日	平成9年(1997)12月24日		三菱電機株式会社 東京都千代田区丸の内二丁目2番3号
		(72)発明者	田中 義典
			東京都千代田区丸の内二丁目2番3号 三
			菱電機株式会社内
		(72)発明者	清水 雅裕
			東京都千代田区丸の内二丁目2番3号 三
			菱電機株式会社内
		(72)発明者	有馬 秀明
			東京都千代田区丸の内二丁目2番3号 三
			菱電機株式会社内
		(74)代理人	弁理士 深見 久郎 (外3名)

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 一定のキャパシタ容量を確保しつつ、高集積 化が可能で、高い信頼性を有する半導体装置およびその 製造方法を提供する。

【解决手段】 メモリセル領域と周辺回路領域とを含む 半導体装置であって、半導体基板1の主表面上に上記メ モリセル領域から周辺回路領域まで延在するように形成 された上部表面を有する絶縁膜59を備える。メモリセ ル領域内で、半導体基板1の主表面上に絶縁膜59の上 部表面よりも上方に延びるように、キャパシタ下部電極 170aを形成する。キャパシタ下部電極170aの上 に誘電体膜150を介在して、絶縁膜59の上部表面上 に延在するようにキャパシタ上部電極 150を形成す る。キャパシタ下部電極170aは頂面301と底面3 02とを有するキャパシタ下部電極部分を含む。絶縁膜 59の上部表面は、キャパシタ下部電極部分の頂面30 1と底面302との間に位置する。



【特許請求の範囲】

【請求項1】 メモリセル領域と周辺回路領域とを含む 半導体装置であって、

1

主表面を有する半導体基板と、

前記半導体基板の主表面上に、前記メモリセル領域から 前記周辺回路領域まで延在するように形成された、上部 表面を有する絶縁膜と、

前記メモリセル領域内において、前記半導体基板の主表面上に前記絶縁膜の上部表面よりも上方に延びるように 形成されたキャパシタ下部電極と、

前記キャパシタ下部電極上に誘電体膜を介在して、前記 絶縁膜の上部表面上にまで延在するように形成されたキャパシタ上部電極とを備え、

前記キャパシタ下部電極は、前記キャパシタ上部電極と 対向して上方に延び、頂面と底面とを有するキャパシタ 下部電極部分を含み、

前記絶縁膜の上部表面は、前記キャパシタ下部電極部分 の頂面と底面との間に位置する、半導体装置。

【請求項2】 メモリセル領域と周辺回路領域とを含む 半導体装置であって、

主表面を有する半導体基板と、

前記半導体基板の主表面上に、前記メモリセル領域から 前記周辺回路領域まで延在するように形成された、上部 表面を有する絶縁膜と、

前記メモリセル領域内において、前記半導体基板の主表面上に前記絶縁膜の上部表面とほぼ同一の高さまで延びるように形成された、前記絶縁膜の一部を介して隣接する第1および第2のキャパシタ下部電極を含むキャパシタ下部電極と、

前記キャパシタ下部電極上に誘電体膜を介在して、前記 絶縁膜上部表面上にまで延在するように形成されたキャ パシタ上部電極とを備え、

前記キャパシタ下部電極は、前記キャパシタ上部電極と 対向して上方に延び、頂面と底面とを有するキャパシタ 下部電極部分を含み、

前記絶縁膜の一部は写真製版加工により形成可能な最小 加工寸法より小さい幅を有する、半導体装置。

【請求項3】 前記キャパシタ下部電極の側面が湾曲面を有する、請求項2に記載の半導体装置。

【請求項4】 前記絶縁膜は、エッチングレートのそれ ぞれ異なる上部絶縁膜と下部絶縁膜とを含む、請求項2 または3に記載の半導体装置。

【請求項5】 前記キャパシタ下部電極は、第1および 第2のキャパシタ下部電極を含み、

前記メモリセル領域内で、前記第1および第2のキャパシタ下部電極は前記絶縁膜の一部を介して互いに隣接するように形成され、

前記絶縁膜の一部は、写真製版加工により形成可能な最小加工寸法より小さい幅を有する、請求項1に記載の半 導体装置。 【請求項6】 前記絶縁膜の上部表面より上に位置する前記キャパシタ下部電極の側面に形成されたサイドウォール電極部を備える、請求項1または5に記載の半導体装置。

【請求項7】 前記キャパシタ下部電極部分の側面もしくは底面の一部のみと前記絶縁膜との間に形成された前記誘電体膜を備える、請求項1~6のいずれか1項に記載の半導体装置。

【請求項8】 前記キャパシタ下部電極の表面または前 10 記サイドウォール電極部表面の少なくとも一部に粒状結 晶を備える、請求項1~7のいずれか1項に記載の半導 体装置。

【請求項9】 前記キャパシタ下部電極下に位置する領域において、前記半導体基板の主表面上に形成された第 1の配線層と、

前記第1の配線層上において、前記第1の配線層と前記 キャパシタ下部電極部分とに接触するように形成された 第1の層間絶縁膜とを備える、請求項1~8のいずれか 1項に記載の半導体装置。

20 【請求項10】 前記キャパシタ下部電極下に位置する 領域において、前記半導体基板の主表面に形成された第 1の導電領域と、

前記第1の導電領域上に形成され、前記第1の導電領域 の表面を露出させる第1のコンタクトホールを有する第 2の層間絶縁膜と、

前記第2の層間絶縁膜上に形成された第2の配線層と、前記第1のコンタクトホールの内部に形成された、前記第1の導電領域と前記第2の配線層とを電気的に接続する接続導電体膜とを備え、

30 前記第2の配線層の幅は、前記第1のコンタクトホールの幅よりも小さい、請求項 $1\sim9$ のいずれか1項に記載の半導体装置。

【請求項11】 前記キャパシタ下部電極下に位置する 領域において、前記半導体基板の主表面に形成された第 2の導電領域と、

前記第2の導電領域上に形成され、前記第2の導電領域 の表面を露出させる第2のコンタクトホールを有する第 3の層間絶縁膜と、

前記第3の層間絶縁膜上に形成された第3の配線層と、

前記第3の配線層上に形成された配線保護膜と、 前記第2のコンタクトホールの内部に形成された、前記 第2の導電領域と前記キャパシタ下部電極とを電気的に 接続する導電体膜とを備え、

前記配線保護膜は、前記キャパシタ下部電極もしくは前 記導電体膜と接触している、請求項1~10のいずれか 1項に記載の半導体装置。

【請求項12】 前記周辺回路領域にまで延在するよう に形成された前記キャパシタ上部電極と、

前記キャパシタ上部電極上に形成され、前記キャパシタ 50 上部電極の表面を露出させる第3のコンタクトホールを (3)

1

有する第4の層間絶縁膜と、

前記第3のコンタクトホール下に位置する領域において、前記絶縁膜下に形成された周辺回路素子保護膜とを備える、請求項1~11のいずれか1項に記載の半導体装置。

3

【請求項13】 前記周辺回路領域において周辺回路領域開口部を有する周辺回路絶縁膜と、

前記周辺回路領域開口部の内部にまで延在するように形成された前記キャパシタ上部電極と、

前記周辺回路領域開口部上に形成され、前記キャパシタ上部電極の表面を露出させる第4のコンタクトホールを有する第4の層間絶縁膜とを備える、請求項1~11のいずれか1項に記載の半導体装置。

【請求項14】 前記周辺回路領域にまで延在するよう に形成された前記キャパシタ上部電極と、

前記キャパシタ上部電極上に形成され、前記キャパシタ 上部電極の表面を露出させる第5のコンタクトホールを 有する第4の層間絶縁膜と、

前記周辺回路領域において、前記絶縁膜下に形成された 周辺回路素子とを備え、

前記第5のコンタクトホールは、前記周辺回路素子と平面的に重ならない領域に形成されている、請求項1~1 1のいずれか1項に記載の半導体装置。

【請求項15】 メモリセル領域と周辺回路領域とを含む半導体装置の製造方法であって、

半導体基板の主表面上に、前記メモリセル領域から前記 周辺回路領域まで延在するように、上部表面を有する絶 縁膜を形成する工程と、

前記メモリセル領域内で、前記絶縁膜の一部をエッチングにより除去することにより、開口部を形成する工程と、

前記半導体基板の主表面上において、前記開口部の内部 にキャパシタ下部電極を形成する工程と、

前記キャパシタ下部電極上に誘電体膜を介在して、前記 絶縁膜の上部表面上にまで延在するようにキャパシタ上 部電極を形成する工程とを備え、

前記キャパシタ下部電極を形成する工程は、前記キャパシタ上部電極と対向して上方に延び、頂面と底面とを有するキャパシタ下部電極部分を形成する工程を含み、

前記絶縁膜を形成する工程は、前記絶縁膜の上部表面の 位置を前記キャパシタ下部電極部分の頂面と底面との間 に位置させる工程を含む、半導体装置の製造方法。

【請求項16】 メモリセル領域と周辺回路領域とを含む半導体装置の製造方法であって、

半導体基板の主表面上に、前記メモリセル領域から前記 周辺回路領域まで延在するように、上部表面を有する絶 縁膜を形成する工程と、

前記メモリセル領域内において、前記絶縁膜の一部をエッチングにより除去することにより、隣接した第1および第2の開口部を含む開口部を形成する工程と、

前記開口部の幅をエッチングにより広げることにより、 前記第1および第2の開口部の間に形成されている前記 絶縁膜の一部の幅を写真製版加工により形成可能な最小 加工寸法より小さくする工程と、

前記半導体基板の主表面上に前記絶縁膜の上部表面とほぼ同一の高さまで延びるように、前記開口部の内部にキャパシタ下部電極を形成する工程と、

前記キャパシタ下部電極上に誘電体膜を介在して、前記 絶縁膜の上部表面上にまで延在するようにキャパシタ上 10 部電極を形成する工程とを備え、

前記キャパシタ下部電極を形成する工程は、前記第1および第2の開口部の内部に、それぞれ第1および第2のキャパシタ下部電極を形成する工程を含み、

前記キャパシタ下部電極を形成する工程は、キャパシタ 上部電極と対向して上方に延び、頂面と底面とを有する キャパシタ下部電極部分を形成する工程を含む、半導体 装置の製造方法。

【請求項17】 前記開口部の幅をエッチングにより広げる工程は、前記開口部の側面を湾曲面を有するように 20 形成する工程を含む、請求項16に記載の半導体装置の製造方法。

【請求項18】 前記絶縁膜を形成する工程は、

下部絶縁膜を形成する工程と、

前記下部絶縁膜とはエッチングレートの異なる上部絶縁膜を、前記下部絶縁膜上に形成する工程とを含む、請求項16または17に記載の半導体装置の製造方法。

【請求項19】 前記絶縁膜を形成する工程は、 下部絶縁膜を形成する工程と、

前記下部絶縁膜とはエッチングレートの異なる上部絶縁 の 膜を前記下部絶縁膜上に形成する工程とを含み、

前記絶縁膜の上部表面を前記キャパシタ下部電極部分の 頂面と底面との間に位置させる工程は、前記上部絶縁膜 を除去する工程を含む、請求項15に記載の半導体装置 の製造方法。

【請求項20】 前記絶縁膜の上部表面を前記キャパシタ下部電極部分の頂面と底面との間に位置させる工程は、前記絶縁膜の一部をエッチングにより除去する工程を含む、請求項15に記載の半導体装置の製造方法。

【請求項21】 前記開口部を形成する工程は、前記絶 40 縁膜の一部をエッチングにより除去することにより、互いに隣接する第1の開口部と第2の開口部とを形成する工程を含み、

前記キャパシタ下部電極を形成する工程は、前記第1および第2の開口部の内部にそれぞれ第1および第2のキャパシタ下部電極を形成する工程を含み、

前記第1および第2の開口部の幅をエッチングにより広げることにより、前記第1および第2の開口部の間に形成されている前記絶縁膜の一部の幅を、写真製版加工により形成可能な最小加工寸法より小さくする工程とをさらに備える、請求項15、19および20のいずれか1

項に記載の半導体装置の製造方法。

【請求項22】 前記絶縁膜の上部表面より上に位置する前記キャパシタ下部電極の側面にサイドウォール電極部を形成する工程を備える、請求項15、19~21のいずれか1項に記載の半導体装置の製造方法。

5

【請求項23】 前記開口部の側面もしくは底面の一部 上に空隙形成用絶縁膜を形成する工程と、

前記キャパシタ下部電極を形成した後、前記空隙形成用 絶縁膜の少なくとも一部を除去することにより、前記キャパシタ下部電極部分の側面もしくは底面の一部のみと 前記絶縁膜との間に空隙を形成する工程とを備える、請 求項15~22のいずれか1項に記載の半導体装置の製 造方法。

【請求項24】 前記キャパシタ下部電極表面または前記サイドウォール電極部表面の少なくとも一部に粒状結晶を形成する工程を備える、請求項15~23のいずれか1項に記載の半導体装置の製造方法。

【請求項25】 前記キャパシタ下部電極下に位置する 領域において、前記半導体基板の主表面上に第1の配線 層を形成する工程と、

前記第1の配線層上において、前記第1の配線層と接触 するように第1の層間絶縁膜を形成する工程を備え、

前記キャパシタ下部電極を形成する工程は、前記第1の 層間絶縁膜に接触するように前記キャパシタ下部電極部 分を形成する工程を含む、請求項15~24のいずれか 1項に記載の半導体装置の製造方法。

【請求項26】 前記キャパシタ下部電極下に位置する 領域において、前記半導体基板の主表面に第1の導電領 域を形成する工程と、

前記第1の導電領域上に第2の層間絶縁膜を形成する工程と、

前記第2の層間絶縁膜上に第2の配線層を形成する工程 と、

前記第2の層間絶縁膜の一部をエッチングにより除去することにより、第1のコンタクトホールを形成する工程と、

前記第1のコンタクトホールの内部に、前記第1の導電 領域と前記第2の配線層とを電気的に接続する接続導電 体膜を形成する工程とを備え、

前記第2の配線層を形成する工程は、前記第2の配線層の幅を、前記第1のコンタクトホールの幅よりも小さくする工程を含む、請求項15~25のいずれか1項に記載の半導体装置の製造方法。

【請求項27】 前記キャパシタ下部電極下に位置する 領域において、前記半導体基板の主表面に第2の導電領 域を形成する工程と、

前記第2の導電領域上に第3の層間絶縁膜を形成する工 程と。

前記第3の層間絶縁膜上に第3の配線層を形成する工程と、

前記第3の配線層上に配線保護膜を形成する工程と、 前記第2の導電領域と前記キャパシタ下部電極とを電気 的に接続するために、少なくとも前記第3の層間絶縁膜 の一部をエッチングにより除去することにより、第2の

前記第2のコンタクトホールを形成する工程におけるエッチングに用いるマスクの一部として、前記配線保護膜を用いる、請求項 $15\sim26$ のいずれか1項に記載の半導体装置の製造方法。

コンタクトホールを形成する工程とを備え、

10 【請求項28】 前記周辺回路領域にまで延在するよう に前記キャパシタ上部電極を形成する工程と、

前記キャパシタ上部電極上に第4の層間絶縁膜を形成する工程と、

前記周辺回路領域において、少なくとも前記第4の層間 絶縁膜の一部をエッチングにより除去することにより、 第3のコンタクトホールを形成する工程と、

前記第3のコンタクトホール下に位置する領域において、前記絶縁膜下に周辺回路素子保護膜を形成する工程とを備え、

20 前記第3のコンタクトホールを形成する工程は、前記第3のコンタクトホールの側面もしくは底面において、前記キャパシタ上部電極の一部を露出させる工程を含む、請求項15~27のいずれか1項に記載の半導体装置の製造方法。

【請求項29】 前記周辺回路領域において、周辺回路 絶縁膜を形成する工程と、

前期周辺回路絶縁膜の一部をエッチングにより除去する ことにより周辺回路領域開口部を形成する工程と、

前記周辺回路領域開口部の内部にまで延在するように前 30 記キャパシタ上部電極を形成する工程と、

前記キャパシタ上部電極上に第4の層間絶縁膜を形成す スエ程と

前記周辺回路領域開口部上に位置する領域における前記 第4の層間絶縁膜の一部をエッチングにより除去するこ とにより、第4のコンタクトホールを形成する工程とを 備え、

前記第4のコンタクトホールを形成する工程は、前記第 4のコンタクトホールの底部において、前記キャパシタ 上部電極の一部を露出させる工程を含む、請求項15~ 40 27のいずれか1項に記載の半導体装置の製造方法。

【請求項30】 前記周辺回路領域にまで延在するよう に前記キャパシタ上部電極を形成する工程と、

前記キャパシタ上部電極上に第4の層間絶縁膜を形成する工程と、

前記周辺回路領域において、少なくとも前記第4の層間 絶縁膜の一部をエッチングにより除去することにより、 第5のコンタクトホールを形成する工程と、

前記周辺回路領域において、前記絶縁膜下に位置する領域に周辺回路素子を形成する工程とを備え、

50 前記第5のコンタクトホールを形成する工程は、

8

前記第5のコンタクトホールの底部において、前記キャパシタ上部電極の一部を露出させる工程と、

前記第5のコンタクトホールを、前記周辺回路素子と平面的に重ならない領域に形成する工程とを含む、請求項15~27のいずれか1項に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体装置およびその製造方法に関し、より特定的には、キャパシタを備える半導体装置およびその製造方法に関する。

[0002]

【従来の技術】近年、半導体装置、特にDRAM(Dyna mic Random Access Memory)などに代表される半導体記 憶装置においては、高集積化、微細化の要求がますます 強くなってきている。図114は、従来のDRAMのメ モリセル領域の一部の平面模式図である。図114を参 照して、従来のDRAMのメモリセルは、電界効果型ト ランジスタとキャパシタ下部電極1170a、1170 bを含むキャパシタと、ワード線1043a、1043 b、1043e、1043fと、ビット線1174とを 備える。上記電界効果型トランジスタは、ゲート電極と して作用するワード線1043a、1043eと、ソー ス/ドレイン領域として作用する活性領域1039とか ら構成される。具体的には、半導体基板の主表面に活性 領域1039が形成され、半導体基板の主表面上にはワ ード線1043a、1043b、1043e、1043 fが形成されている。そして、ワード線1043a、1 043b、1043e、1043fと半導体基板の主表 面上とには第1の層間絶縁膜(図示せず)が形成されて いる。そして、この第1の層間絶縁膜上には、ワード線 1043a、1043b、1043e、1043fとほ ぼ直交するように、ビット線1174が形成されてい る。そして、ビット線1174と第1の層間絶縁膜上と には、第2の層間絶縁膜(図示せず)が形成されてい る。第2の層間絶縁膜上にはキャパシタ下部電極117 0a、1170bが形成されている。ビット線1174 は、コンタクトホール1049において、活性領域10 39と電気的に接続されている。キャパシタ下部電極1 170a、1170bは、それぞれコンタクトホール1 038a、1038bにおいて、活性領域1039にお ける上記電界効果型トランジスタのソース/ドレイン領 域の一方と電気的に接続されている。そして、このDR AMのメモリセルの線分500-500における断面図 が、図115に示されている。

【0003】図115は、図114の線分500-500における断面と、DRAMの周辺回路領域の断面とを示した断面図である。図115を参照して、DRAMのメモリセル領域においては、トレンチ分離酸化膜1040に囲まれた活性領域1039に、電界効果型トランジ

スタのソース/ドレイン領域1201a、1201bが 形成されている。この1対のソース/ドレイン領域12 01a、1201bに挟まれたチャネル領域上には、ゲ ート絶縁膜1042aを介して、ゲート電極1043a が形成されている。ゲート電極1043a上にはシリコ ン窒化膜1044aが形成されている。ゲート電極10 43aはn型ドープトポリシリコンからなる。ゲート電 極1043aとシリコン窒化膜1044aとの側面に は、シリコン窒化膜からなるサイドウォール1046 10 a、1046bが形成されている。サイドウォール10 46a、1046bとシリコン窒化膜1044aと半導 体基板1の主表面上との上にはノンドープトシリコン酸 化膜1047が形成されている。トレンチ分離酸化膜1 040上には、ゲート絶縁膜1042bを介してゲート 電極1043bが形成されている。ゲート電極1043 b上にはシリコン窒化膜1044bが形成されている。 ゲート電極1043bとシリコン窒化膜1044bとの 側面にはシリコン窒化膜からなるサイドウォール104 6 c、1046 dが形成されている。サイドウォール1 046c、1046dとシリコン窒化膜1044bとの 上には、ノンドープトシリコン酸化膜1047が形成さ れている。このノンドープトシリコン酸化膜1047上 には、第1の層間絶縁膜1048が形成されている。第 1の層間絶縁膜1048とノンドープトシリコン酸化膜 1047との一部をエッチングにより除去することによ り、コンタクトホール1049が形成されている。コン タクトホール1049の内部と第1の層間絶縁膜104 8上とにドープトポリシリコン膜1052が形成されて いる。ドープトポリシリコン膜1052上には高融点金 30 属シリサイド膜1053が形成されている。このドープ トポリシリコン膜1052と高融点金属シリサイド膜1 053とから、ビット線1174が構成されている。高 融点金属シリサイド膜1053上には、シリコン窒化膜 1054が形成されている。シリコン窒化膜1054と 高融点金属シリサイド膜1053とドープトポリシリコ ン膜1052との側面には、シリコン窒化膜からなるサ イドウォール1055a、1055bが形成されてい る。第1の層間絶縁膜1048とサイドウォール105 5a、1055bとシリコン窒化膜1054との上に は、第2の層間絶縁膜1037が形成されている。第1 および第2の層間絶縁膜1048、1037の一部を除 去することにより、キャパシタ下部電極1170aとソ ース/ドレイン領域の一方とを電気的に接続するための コンタクトホール1038aが形成されている。コンタ クトホール1038aの内部には、ドープトポリシリコ ンからなるプラグ1057が形成されている。そして、 開口部1038aと第2の層間絶縁膜1037との上に は、キャパシタ下部電極1170aが形成されている。 このキャパシタ下部電極1170aは、少ない占有面積 50 でキャパシタの容量を確保するために、円筒型の構造を

備えている。そして、キャパシタ下部電極1170aと第2の層間絶縁膜1037との上には、誘電体膜1150が形成されている。誘電体膜1150上には、キャパシタ上部電極1151が形成されている。キャパシタ上部電極1151上には、第3の層間絶縁膜1205が形成されている。

【0004】周辺回路領域においては、周辺回路を構成 する素子である電界効果型トランジスタと配線202と が形成されている。半導体基板1001の主表面には、 ソース/ドレイン領域1201d、1201eが形成さ れている。ソース/ドレイン領域1201d、1201 eに隣接するチャネル領域上には、ゲート絶縁膜104 2 c、1042 dを介して、それぞれゲート電極104 3 c、1043 dが形成されている。ゲート電極104 3 c、1043d上には、シリコン窒化膜1044c、 1044付が形成されている。ゲート電極1043c、 1043dとシリコン窒化膜1044c、1044dと の側面には、シリコン窒化膜からなるサイドウォール1 046e~1046gが形成されている。半導体基板1 001の主表面とシリコン窒化膜1044c、1044 dとサイドウォール1046e~1046gとの上に は、ノンドープトシリコン酸化膜1047が形成されて いる。ノンドープトシリコン酸化膜1047上には、第 1の層間絶縁膜1048が形成されている。第1の層間 絶縁膜1048の一部を除去することにより、コンタク トホール1050、1051が形成されている。第1の 層間絶縁膜1048上とコンタクトホール1050、1 051の内部とには、ドープトポリシリコン膜1052 が形成されている。ドープトポリシリコン膜1052上 には、高融点金属シリサイド膜1053が形成されてい る。このドープトポリシリコン膜1052と高融点金属 シリサイド膜1053とから周辺回路領域における配線 層1202が形成されている。 髙融点金属シリサイド膜 1053上には、シリコン窒化膜1203が形成されて いる。シリコン窒化膜1203と高融点金属シリサイド 膜1053とドープトポリシリコン膜1052との側面 には、シリコン窒化膜からなるサイドウォール1204 a、1204bが形成されている。第1の層間絶縁膜1 048とシリコン窒化膜1203とサイドウォール12 04a、1204bとの上には、第2の層間絶縁膜10 37が形成されている。第2の層間絶縁膜1037上に は、メモリセル領域から延在するように形成されている キャパシタの誘電体膜1150が形成されている。この 誘電体膜1150上には、キャパシタ上部電極1151 が形成されている。第2の層間絶縁膜1037とキャパ シタ上部電極1151との上には、第3の層間絶縁膜1 205が形成されている。

【0005】図116は、図115に示した従来のDRAMのメモリセルの変形例であり、キャパシタ下部電極1092の形状が厚膜型になっている。ここで、キャパ

シタ下部電極1092の形状以外の構造は、図115に 示した従来のDRAMとほぼ同一である。

[0006]

【発明が解決しようとする課題】図115および116 に示すように、従来のDRAMのメモリセルにおいて は、高集積化および微細化を進めつつ同時にキャパシタ の容量を確保するため、キャパシタ下部電極1170a を高さ方向に延びるように形成している。このように形 成することで、メモリセル領域におけるキャパシタ下部 電極1170aの占有面積を小さくしても、キャパシタ に要求される容量を確保することができる。しかし、こ のように、メモリセル領域におけるキャパシタ下部電極 1170aの構造が高さ方向に延びることにより、メモ リセル領域における第3の層間絶縁膜1205の上部表 面の高さと、周辺回路領域における第3の層間絶縁膜1 205の上部表面の高さとの差が大きくなってきてい る。そして、この第3の層間絶縁膜1205上には、通 常アルミニウムなどからなる配線層を形成する。そし て、この配線層を形成するための写真製版加工におい て、メモリセル領域と周辺回路領域との間において第3 の層間絶縁膜1205の上部表面に段差があるために、 写真製版時の焦点余裕が取れないという問題が発生して いた。このように写真製版加工時の焦点余裕が取れない ことにより、第3の層間絶縁膜1205上に形成される 配線のパターンが不鮮明になり、これにより、この配線 の断線や短絡という問題が発生していた。この結果、半 導体装置の信頼性が低下するという問題が発生してい た。

【0007】また、従来のDRAMの周辺回路領域にお いては、図117に示すように、周辺回路領域における 配線1202およびキャパシタ上部電極1151と第3 の層間絶縁膜1205上に形成されるアルミニウムなど からなる配線(図示せず)とを電気的に接続するため に、それぞれコンタクトホール1144、1135を形 成する。このコンタクトホール1144および1135 は通常同じエッチング工程において同時に形成される が、キャパシタ上部電極1151と周辺回路領域の配線 1202とが形成されている深さ方向の位置が異なるた め、コンタクトホール1135の底部において、コンタ クトホール1144が配線1202に到達するまでキャ パシタ上部電極1151が過剰にエッチングされること になる。その結果、図117に示すように、コンタクト ホール1135がキャパシタ上部電極1151および誘 電体膜1150を突き抜ける場合があった。そして、周 辺回路領域における配線層1202およびその他の電界 効果型トランジスタなどの素子がコンタクトホール11 35を形成するためのエッチングにより損傷を受ける場 合があった。この結果、半導体装置が安定して動作しな い、あるいは誤動作するというように半導体装置の信頼 性が低下するという問題が発生していた。

【0008】本発明は、上記のような課題を解決するためになされたものであり、本発明の1つの目的は、高集積化を図ると同時にキャパシタの容量を確保することが可能であり、かつ高い信頼性を有する半導体装置を提供することである。

【0009】本発明のもう1つの目的は、高集積化を図ると同時にキャパシタの容量を確保することが可能であり、かつ、高い信頼性を有する半導体装置の製造方法を提供することである。

[0010]

【課題を解決するための手段】請求項1に記載の半導体 装置は、メモリセル領域と周辺回路領域とを含む半導体 装置であって、半導体基板の主表面上に形成された絶縁 膜と、キャパシタ下部電極と、誘電体膜と、キャパシタ 上部電極とを備える。上部表面を有する上記絶縁膜は、 上記半導体基板の主表面上に、上記メモリセル領域から 上記周辺回路領域まで延在するように形成されている。 上記キャパシタ下部電極は、上記メモリセル領域内にお いて、上記半導体基板の主表面上に上記絶縁膜の上部表 面よりも上方に延びるように形成されている。上記キャ パシタ上部電極は、上記キャパシタ下部電極の上に上記 誘電体膜を介在して、上記絶縁膜の上部表面上にまで延 在するように形成されている。上記キャパシタ下部電極 は上記キャパシタ上部電極と対向して上方に延び、頂面 と底面とを有するキャパシタ下部電極部分を含む。上記 絶縁膜の上部表面は、上記キャパシタ下部電極部分の頂 面と底面との間に位置する。

【0011】このように、請求項1に記載の半導体装置 では、上記絶縁膜の上部表面が、上記キャパシタ下部電 極部分の頂面と底面との間に位置するので、上記キャパ シタ下部電極が上記絶縁膜に部分的に埋込まれた状態と なっている。このため、上記メモリセル領域から上記周 辺回路領域にまで延在する上記絶縁膜の上部表面と、上 記メモリセル領域における上記キャパシタ下部電極部分 の頂面との段差を従来より小さくすることできる。これ により、上記キャパシタ下部電極上と上記絶縁膜上とに 層間絶縁膜を形成した場合でも、上記メモリセル領域と 上記周辺回路領域との間において、上記層間絶縁膜の上 部表面における段差を小さくすることが可能となる。そ の結果、上記絶縁膜上に配線層を写真製版により形成す る場合にも、上記層間絶縁膜の上部表面の上記段差に起 因して上記配線のパターンが不鮮明になるという問題の 発生を防止できる。その結果、上記配線のパターンが不 鮮明なために上記配線の断線や短絡といった問題が発生 することを防止できる。この結果、高集積化を図ると同 時にキャパシタの容量を確保するとともに、高い信頼性 を有する半導体装置を得ることができる。

【0012】また、上記キャパシタ下部電極が上記絶縁膜に部分的に埋込まれた状態になっているので、上記キャパシタ下部電極部分の頂面と上記絶縁膜の上部表面と

の間に位置する上記キャパシタ下部電極部分の外部側面 上に、上記誘電体膜を介在して上記キャパシタ上部電極 を形成することができる。これにより、上記キャパシタ 下部電極部分の外部側面もキャパシタとして利用するこ とができることにより、キャパシタの容量を増加させる ことができる。

【0013】また、上記絶縁膜の上部表面の位置を変化させることにより、キャパシタとして利用できる上記キャパシタ下部電極部分の外部側面の面積を変化させるこ 20 とができる。これにより、上記キャパシタ下部電極の形状を変更することなく、キャパシタの容量を変化させることが可能となる。

【0014】請求項2に記載の半導体装置は、メモリセ ル領域と周辺回路領域とを含む半導体装置であって、主 表面を有する半導体基板と、絶縁膜と、キャパシタ下部 電極と、誘電体膜と、キャパシタ上部電極とを備える。 上記絶縁膜は、上記半導体基板の主表面上に、上記メモ リセル領域から上記周辺回路領域まで延在するように形 成されている。第1および第2のキャパシタ下部電極を 20 含む上記キャパシタ下部電極は、上記メモリセル領域内 で、上記半導体基板の主表面上に上記絶縁膜の上部表面 とほぼ同一の高さまで延びるように形成されている。上 記第1および第2のキャパシタ下部電極は上記絶縁膜の 一部を介して隣接している。上記キャパシタ上部電極 は、上記キャパシタ下部電極の上に上記誘電体膜を介在 して、上記絶縁膜の上部表面上にまで延在するように形 成されている。上記キャパシタ下部電極は、上記キャパ シタ上部電極と対向して上方に延び頂面と底面とを有す るキャパシタ下部電極部分を含む。上記絶縁膜の一部は 30 写真製版加工により形成可能な最小加工寸法より小さい 幅を有する。

【0015】このように、請求項2に記載の半導体装置 では、上記キャパシタ下部電極が、上記メモリセル領域 内で、上記半導体基板の主表面上に上記絶縁膜の上部表 面とほぼ同一の高さまで延びるように形成されているの で、上記絶縁膜に上記キャパシタ下部電極の全体が埋込 まれた状態となっている。このため、上記メモリセル領 域と上記周辺回路領域とに形成されている上記絶縁膜の 上部表面において、上記キャパシタ下部電極に起因する 段差の発生を防止できる。このため、上記キャパシタ下 部電極部分上と上記絶縁膜上とに層間絶縁膜を形成した 場合でも、上記メモリセル領域と上記周辺回路領域との 間において、上記層間絶縁膜の上部表面における段差の 発生を防止することが可能となる。その結果、上記層間 絶縁膜上に配線層を写真製版加工により形成する場合に も、上記層間絶縁膜の上部表面の上記段差に起因して上 記配線のパターンが不鮮明になるという問題の発生を防 止できる。このため、上記配線のパターンが不鮮明なた めに上記配線の断線や短絡といった問題が発生すること 50 を防止できる。この結果、高集積化を図ると同時にキャ

パシタの容量を確保するとともに、高い信頼性を有する 半導体装置を得ることができる。

【0016】また、上記第1および第2のキャパシタ下部電極の間に存在する上記絶縁膜の一部の幅が、写真製版加工により形成可能な最小加工寸法より小さいので、従来よりも上記第1および第2のキャパシタ下部電極の間の距離を小さくすることができる。この結果、半導体装置をより高集積化することが可能となる。

【0017】請求項3に記載の半導体装置は、請求項2に記載の構成において、上記キャパシタ下部電極の側面が湾曲面を有している。このため、請求項3に記載の発明では、従来のキャパシタ下部電極のようにその側面が平面である場合よりも、上記キャパシタ下部電極の側面の表面積を大きくすることができる。このため、一定のキャパシタ容量を確保しながら、よりキャパシタの占有面積を小さくすることが可能となる。この結果、半導体装置をより微細化することができる。

【0018】請求項4に記載の半導体装置は、請求項2 または3に記載の構成において、上記絶縁膜がエッチン グレートのそれぞれ異なる上部絶縁膜と下部絶縁膜とを 含んでいる。このため、請求項4に記載の発明では、後 述する製造工程において、上記絶縁膜の一部の幅をエッ チングを用いて写真製版加工により形成可能な最小加工 寸法より小さくする工程を行なう際、上記下部絶縁膜が 選択的に除去されるエッチング条件を用いることで、上 記絶縁膜の一部における下部絶縁膜の側面の一部のみ を、エッチングにより除去することができる。このた め、上記絶縁膜の一部の幅を小さくすることができると 同時に、上記上部絶縁膜はほとんどエッチングされずに 残存させることができる。これにより、上記絶縁膜の一 部の幅を小さくするエッチング工程において、上記上部 絶縁膜の上部表面がエッチングにより除去されることを 防止できる。その結果、その後の工程において形成され る上記キャパシタ下部電極の側面の高さが低くなること を防止できる。この結果、上記キャパシタ下部電極の表 面積が小さくなることが防止でき、キャパシタの容量が 低下することを防止できる。

【0019】請求項5に記載の半導体装置は、請求項1に記載の構成において、上記キャパシタ下部電極が第1 および第2のキャパシタ下部電極を含んでいる。上記第 1および第2のキャパシタ下部電極は、上記絶縁膜の一部を介して隣接するように上記メモリセル領域内において形成されている。上記絶縁膜の一部は、写真製版加工により形成可能な最小加工寸法より小さい幅を有する。このように、請求項5に記載の発明では、上記第1および第2のキャパシタ下部電極の間に存在する上記絶縁膜の一部の幅が写真製版加工により形成可能な最小加工寸法より小さいので、従来よりも上記第1および第2のキャパシタ下部電極の間の距離を小さくすることができる。この結果、半導体装置をより高集積化することが可

能となる。

【0020】請求項6に記載の半導体装置は、請求項1または5に記載の構成において、上記絶縁膜の上部表面より上に位置する上記キャパシタ下部電極の側面に形成された、サイドウォール電極部を備える。このため、請求項6に記載の発明では、上記サイドウォール電極部を形成することにより、従来より、上記キャパシタ下部電極の側面の表面積を大きくすることができる。これにより、キャパシタの容量を大きくすることができる。これによりも、上記キャパシタ下部電極の占有面積を小さくすることができる。この結果、半導体装置をより微細化することができる。

14

【0021】請求項7に記載の半導体装置は、請求項1~6のいずれか1項に記載の構成において、上記キャパシタ下部電極部分の側面もしくは底面の一部のみと上記絶縁膜との間に形成された上記誘電体膜を備える。このように、請求項7に記載の発明では、キャパシタ下部電極部分の側面もしくは底面の一部のみと上記絶縁膜との間に上記誘電体膜を備えるので、上記キャパシタ下部電極部分の側面もしくは底面の一部をキャパシタとして利用できる。このため、上記キャパシタ下部電極の形状を変えることなく、キャパシタの容量を増大させることができる。

【0022】また、この半導体装置の製造工程におい て、上記キャパシタ下部電極部分の側面もしくは底面の みの一部と上記絶縁膜との間に上記誘電体膜を形成する ので、このために上記誘電体膜が形成される領域に空隙 を形成する。そのため、上記空隙を形成する工程におい て、上記キャパシタ下部電極部分の底面の他の一部と他 の絶縁膜などの層とが接触した状態を保つことができ る。このため、上記空隙が形成された状態で、この半導 体装置が形成されている上記半導体基板を洗浄するよう な場合にも、上記キャパシタ下部電極部分の底面の他の 一部と接触している上記絶縁膜などが物理的な衝撃に対 する補強部材として作用する。これにより、上記洗浄工 程などにおける振動などの衝撃により、上記キャパシタ 下部電極の一部が折損するというような問題の発生を防 止することができる。この結果、上記キャパシタ下部電 極の部分的な折損などの不良に起因する上記半導体装置 の誤動作を防止でき、高い信頼性を有する半導体装置を 得ることができる。

【0023】請求項8に記載の半導体装置は、請求項1~7のいずれか1項に記載の構成において、上記キャパシタ下部電極の表面または上記サイドウォール電極部表面の少なくとも一部に粒状結晶を備える。このため、請求項8に記載の発明では、上記キャパシタ下部電極の占有面積を大きくすることなく、上記キャパシタ下部電極の表面積を大きくすることが可能となる。これにより、

50 キャパシタの容量を大きくすることが可能となる。この

40

ため、キャパシタ容量を確保しながら、従来よりキャパシタ下部電極の占有面積を小さくすることができる。この結果、半導体装置をより微細化することが可能となる。

【0024】請求項9による半導体装置は、請求項1~ 8のいずれか1項に記載の構成において、第1の配線層 と第1の層間絶縁膜とを備える。上記第1の配線層は、 上記キャパシタ下部電極下に位置する領域において、上 記半導体基板の主表面上に形成されている。上記第1の 層間絶縁膜は、上記第1の配線層上において、上記第1 の配線層と上記キャパシタ下部電極部分とに接触するよ うに形成されている。このように、請求項9に記載の発 明では、上記第1の配線層と上記キャパシタ下部電極部 分とに接触するように上記第1の層間絶縁膜を形成する ので、上記第1の配線層と上記第1の層間絶縁膜との間 に上記第1の配線を保護するための保護絶縁膜を形成す る場合よりも、メモリセル領域において形成される層の 数を削減することができる。このため、上記メモリセル 領域における上記キャパシタ下部電極部分の頂面の高さ を低くすることができる。これにより、上記キャパシタ 下部電極上と上記絶縁膜上とに層間絶縁膜を形成した場 合でも、上記メモリセル領域と上記周辺回路領域との間 の上記層間絶縁膜の上部表面における段差を小さくする ことができる。その結果、上記層間絶縁膜上に配線層を 写真製版加工により形成する場合にも、上記層間絶縁膜 の上部表面の段差に起因して上記配線のパターンが不鮮 明になるなどの問題の発生を防止できる。この結果、上 記配線のパターンが不鮮明なために上記配線の断線や短 絡といった問題が発生することをより有効に防止するこ とができる。

【0025】請求項10に記載の半導体装置は、請求項1~9のいずれか1項に記載の構成において、第1の導電領域と、第2の層間絶縁膜と、第2の配線層と、接続導電体膜とを備える。上記第1の導電領域は、上記半導体パシタ下部電極下に位置する領域において、上記半導体基板の主表面に形成されている。上記第2の層間絶縁膜は、上記第1の導電領域上に形成され、その第1の導電領域の表面を露出させる第1のコンタクトホールを有する。上記第2の配線層は、上記第2の層間絶縁膜上に形成されている。上記接続導電体膜は、上記第1のコンタクトホールの内部に、上記第1の導電領域と上記第2の配線層とを電気的に接続するように形成されている。上記第2の配線層とを電気的に接続するように形成されている。上記第2の配線層は、上記第1のコンタクトホールの幅よりも小さい幅を有する。

【0026】このように、請求項10に記載の発明では、上記第2の配線層の幅が上記第1のコンタクトホールの幅よりも小さいので、従来のように、上記第2の配線層の幅を上記第1のコンタクトホールを完全に覆うような大きさにする場合よりも、半導体装置を微細化することができる。

【0027】請求項11に記載の半導体装置は、請求項1~10のいずれか1項に記載の構成において、第2の導電領域と、第3の層間絶縁膜と、第3の配線層と、配線保護膜と、導電体膜とを備える。上記第2の導電領域は、上記キャパシタ下部電極下に位置する領域において、上記半導体基板の主表面に形成されている。上記第3の層間絶縁膜は上記第2の導電領域上に形成され、その第2の導電領域の表面を露出させる第2のコンタクトホールを有する。上記導電体膜は、上記第2のコンタクトホールの内部に、上記第2の導電領域と上記キャパシタ下部電極とを電気的に接続するように形成されている。上記配線保護膜は、上記キャパシタ下部電極もしくは上記導電体膜と接触している。

【0028】このように、請求項11に記載の発明では、上記配線保護膜が上記キャパシタ下部電極もしくは上記導電体膜と接触しているので、半導体装置の製造工程において、上記第2のコンタクトホールを形成する際のエッチングのためのマスクとして、上記配線保護膜を利用できる。このため、上記第2のコンタクトホールを20 形成するために、独立してマスクとして用いるレジストパターンを形成する工程が不要となり、半導体装置の製造工程数を削減することができる。

【0029】請求項12に記載の半導体装置は、請求項1~11のいずれか1項に記載の構成において、第4の層間絶縁膜と、周辺回路素子保護膜とを備える。上記キャパシタ上部電極は上記周辺回路領域にまで延在するように形成されている。上記第4の層間絶縁膜は上記キャパシタ上部電極上に形成され、そのキャパシタ上部電極の表面を露出させる第3のコンタクトホールを有する。 30 上記周辺回路素子保護膜は、上記第3のコンタクトホール下に位置する領域において、上記絶縁膜下に形成されている。

【0030】このように、請求項12に記載の発明では、上記周辺回路素子保護膜が上記第3のコンタクトホール下に位置する領域において、上記絶縁膜下に形成されているので、上記第3のコンタクトホールをエッチングにより形成する際に、上記第3のコンタクトホールが上記キャパシタ上部電極を突き抜けて上記絶縁膜において到達した場合でも、上記周辺回路素子保護膜においてエッチングの進行を阻止することができる。このため、上記周辺回路領域における電界効果型トランジスタや配線などの周辺回路素子が上記第3のコンタクトホールを形成するためのエッチングによって損傷を受けることを防止できる。これにより、上記周辺回路領域の素子配線の損傷に起因して、半導体装置が動作不良を起こすことを防止できる。この結果、信頼性の高い半導体装置を得ることができる。

【0031】請求項13による半導体装置は、請求項1 ~11のいずれか1項に記載の構成において、周辺回路 50 絶縁膜と、第4の層間絶縁膜とを備える。上記周辺回路 絶縁膜は、周辺回路領域において周辺回路領域開口部を 有する。上記キャパシタ上部電極は、上記周辺回路領域 開口部の内部にまで延在するように形成されている。上 記第4の層間絶縁膜は、上記周辺回路領域開口部上に形 成され上記キャパシタ上部電極の表面を露出させる第4 のコンタクトホールを有する。

【0032】このように請求項13に記載の発明では、 上記周辺回路領域開口部の内部にまで延在するように上 記キャパシタ上部電極を形成し、上記周辺回路領域開口 部の上に上記第4のコンタクトホールを形成するので、 上記周辺回路領域開口部の内部において、上記第4のコ ンタクトホールを上記キャパシタ上部電極に到達するよ うに形成することができる。このため、上記周辺回路領 域開口部の深さと上記キャパシタ上部電極の膜厚とを調 整することにより、上記周辺回路領域における他のコン タクトホールの到達深さとの差を小さくするように、上 記第4のコンタクトホールの到達深さを変更することが できる。これにより、上記第4のコンタクトホールと周 辺回路領域における上記他のコンタクトホールとの到達 深さが異なることに起因して、第4のコンタクトホール が上記キャパシタ上部電極を突き抜けて、電界効果型ト ランジスタや配線などの周辺回路素子が損傷を受けるこ とを防止できる。これにより、上記周辺回路素子の損傷 に起因して、半導体装置が誤動作などの動作不良を起こ すことを防止できる。この結果、信頼性の髙い半導体装 置を得ることができる。

【0033】請求項14による半導体装置は、請求項1 ~11のいずれか1項に記載の構成において、第4の層 間絶縁膜と、周辺回路素子とを備える。上記キャパシタ 上部電極は、上記周辺回路領域にまで延在するように形 成されている。上記第4の層間絶縁膜は、上記キャパシ タ上部電極上に形成され、そのキャパシタ上部電極の表 面を露出させる第5のコンタクトホールを有する。上記 周辺回路素子は、上記周辺回路領域において、上記絶縁 膜下に形成されている。上記第5のコンタクトホール は、上記周辺回路素子と平面的に重ならない領域に形成 されている。このように、請求項14に記載の発明で は、上記第5のコンタクトホールを上記周辺回路素子と 平面的に重ならない領域に形成しているので、上記第5 のコンタクトホールを形成するためのエッチングを行な う際、上記キャパシタ上部電極を突き抜けて上記エッチ ングが進んでも、上記周辺回路素子が上記エッチングに よって損傷を受けることを防止できる。これにより、上 記周辺回路素子の損傷に起因して、半導体装置が誤動作 などの動作不良を起こすことを防止できる。この結果、 信頼性の高い半導体装置を得ることができる。

【0034】請求項15に記載の半導体装置の製造方法は、メモリセル領域と周辺回路領域とを含む半導体装置の製造方法であって、以下の工程を備える。半導体基板の主表面上に、上記メモリセル領域から上記周辺回路領

域まで延在するように、上部表面を有する絶縁膜を形成する。上記メモリセル領域内で、上記絶縁膜の一部をエッチングにより除去することにより、開口部を形成する。上記半導体基板の主表面上において、上記開口部の内部にキャパシタ下部電極を形成する。上記キャパシタ下部電極を形成する工程は、上記にまで延在するようにキャパシタ上部電極を形成する工程は、上記キャパシタ上部電極と対向して上方に延び、頂面と底面とを有するキャパシタ下部電極部分を形成する工程を含む。上記絶縁膜を形成する工程は、上記絶縁膜の上部表面の位置を上記キャパシタ下部電極部分の頂面と底面との間に位置させる工程を含む。

【0035】このように、請求項15に記載の発明で は、上記絶縁膜を形成する工程が、上記絶縁膜の上部表 面の位置を上記キャパシタ下部電極部分の頂面と底面と の間に位置させる工程を含むので、上記キャパシタ下部 電極を上記絶縁膜に部分的に埋込まれた状態にすること ができる。このため、従来と比べて、上記メモリセル領 20 域から上記周辺回路領域まで延在する上記絶縁膜の上部 表面と、上記メモリセル領域における上記キャパシタ下 部電極部分の頂面との段差を小さくすることができる。 このため、上記キャパシタ下部電極部分上と上記絶縁膜 上とに層間絶縁膜を形成した場合でも、上記メモリセル 領域と上記周辺回路領域との間において、上記層間絶縁 膜の上部表面における段差を小さくすることが可能とな る。その結果、上記層間絶縁膜上に配線層を写真製版加 工により形成する場合にも、上記層間絶縁膜の上部表面 の段差に起因して上記配線層のパターンが不鮮明になる ことを防止できる。このため、上記配線層のパターンが 不鮮明であるため、上記配線層の断線や短絡といった問 題が発生することを防止できる。この結果、高集積化を 図ると同時にキャパシタの容量を確保するとともに、高 い信頼性を有する半導体装置を得ることができる。

【0036】また、請求項15に記載の発明では、上記キャパシタ下部電極を上記絶縁膜に部分的に埋込まれた状態にすることができるので、上記キャパシタ下部電極部分の頂面と上記絶縁膜の上部表面との間に位置する上記キャパシタ下部電極部分の外部側面上に、上記誘電体膜を介在して上記キャパシタ上部電極を形成することができる。これにより、上記キャパシタ下部電極部分の外部側面をキャパシタとして利用できることにより、キャパシタの容量を増加させることができる。

【0037】また、上記絶縁膜上の上部表面の位置を変化させることにより、キャパシタとして利用される上記キャパシタ下部電極部分の外部側面の面積を変化させることができる。これにより、キャパシタの容量を上記キャパシタ下部電極の形状を変えることなく制御することが可能となる。

) 【0038】請求項16に記載の半導体装置の製造方法

は、メモリセル領域と周辺回路領域とを含む半導体装置 の製造方法であって、以下の工程を備える。半導体基板 の主表面上に、上記メモリセル領域から上記周辺回路領 域まで延在するように、上部表面を有する絶縁膜を形成 する。上記メモリセル領域内において、上記絶縁膜の一 部をエッチングにより除去することにより、隣接した第 1および第2の開口部を含む開口部を形成する。上記開 口部の幅をエッチングにより広げることにより、上記第 1および第2の開口部の間に形成されている上記絶縁膜 の一部の幅を、写真製版加工により形成可能な最小加工 寸法より小さくする。上記半導体基板の主表面上に上記 絶縁膜の上部表面とほぼ同一の高さまで延びるように、 上記開口部の内部にキャパシタ下部電極を形成する。上 記キャパシタ下部電極上に誘電体膜を介在して、上記絶 縁膜の上部表面上にまで延在するようにキャパシタ上部 電極を形成する。上記キャパシタ下部電極を形成する工 程は、上記第1および第2の開口部の内部に、それぞれ 第1および第2のキャパシタ下部電極を形成する工程を 含む。また、上記キャパシタ下部電極を形成する工程 は、それぞれ上記キャパシタ上部電極と対向して上方に 延び、頂面と底面とを有するキャパシタ下部電極部分を 形成する工程を含む。

【0039】このように、請求項16に記載の発明で は、上記半導体基板の主表面上に上記絶縁膜の上部表面 とほぼ同一の高さまで延びるように、上記開口部の内部 にキャパシタ下部電極を形成するので、上記絶縁膜に上 記キャパシタ下部電極の全体が埋込まれた状態にするこ とができる。このため、上記メモリセル領域と上記周辺 回路領域と形成されている上記絶縁膜の上部表面におい て、上記キャパシタ下部電極に起因する段差の発生を防 止できる。このため、上記キャパシタ下部電極上と上記 絶縁膜上とに層間絶縁膜を形成した場合でも、上記メモ リセル領域と上記周辺回路領域との間において、上記層 間絶縁膜の上部表面における段差の発生を防止できる。 その結果、上記層間絶縁膜上に配線層を写真製版加工に より形成する場合も、上記層間絶縁膜上の上部表面の上 記段差に起因して上記配線層のパターンが不鮮明になる ことを防止できる。このため、上記配線層のパターンが 不鮮明なために、上記配線層の断線や短絡といった問題 が発生することを防止できる。この結果、高集積化を図 ると同時にキャパシタの容量を確保するとともに、高い 信頼性を有する半導体装置を得ることができる。

【0040】また、上記第1および第2のキャパシタ下部電極の間に存在する上記絶縁膜の一部の幅が、写真製版加工により形成可能な最小加工寸法より小さいので、従来より上記第1および第2のキャパシタ下部電極の間の間隔を小さくすることができる。この結果、半導体装置をより高集積化することが可能となる。

【0041】請求項17による半導体装置の製造方法は、請求項16に記載の構成において、上記開口部の幅

をエッチングにより広げる工程は、上記開口部の側面を 湾曲面を有するように形成する工程を含む。このため、 請求項17に記載の発明では、上記開口部の内部に上記 キャパシタ下部電極を形成する工程において、上記キャパシタ下部電極の側面も湾曲面を有するように形成する ことができる。これにより、従来のキャパシタ下部電極の側面 の平面状の側面よりも、上記キャパシタ下部電極の側面 の表面積を大きくすることができる。その結果、一定の キャパシタ容量を確保しながら、よりキャパシタの占有 面積を小さくすることができる。この結果、半導体装置 をより微細化することができる。

【0042】請求項18に記載の半導体装置の製造方法 は、請求項16または17に記載の構成において、上記 絶縁膜を形成する工程が、下部絶縁膜を形成する工程 と、上記下部絶縁膜とはエッチングレートの異なる上部 絶縁膜を、上記下部絶縁膜上に形成する工程とを含む。 このため、請求項18に記載の発明では、上記絶縁膜の 一部の幅を写真製版加工により形成可能な最小加工寸法 より小さくする工程において、上記下部絶縁膜が選択的 20 にエッチングされる条件を用いることで、上記絶縁膜の 一部である上記下部絶縁膜の側面の一部のみを、エッチ ングにより除去することができる。これにより、上記絶 縁膜の一部の幅を小さくすることができると同時に、上 記上部絶縁膜はほとんどエッチングされずに残存させる ことができる。これにより、上記絶縁膜の一部の幅を小 さくする工程において、上記上部絶縁膜の上部表面がエ ッチングにより除去されることにより、その後に形成さ れる上記キャパシタ下部電極の側面の高さが小さくなる ことを防止できる。この結果、キャパシタ下部電極の表 面積が小さくなることを防止でき、キャパシタの容量が 低減することを防止できる。

【0043】請求項19に記載の半導体装置の製造方法は、請求項15に記載の構成において、上記絶縁膜を形成する工程が、下部絶縁膜を形成する工程と、上記下部絶縁膜とはエッチングレートの異なる上部絶縁膜を上記下部絶縁膜上に形成する工程とを含む。上記絶縁膜の上部表面を上記キャパシタ下部電極部分の頂面と底面との間に位置させる工程は、上記上部絶縁膜を除去する工程を含む。このため、請求項19に記載の発明では、上記上部絶縁膜の膜厚を変更することにより、上記絶縁膜の上部表面の位置を任意に変更することができる。このため、キャパシタとして利用される上記キャパシタ下部電極部分の外部側面の面積を変化させることができる。その結果、キャパシタの容量を上記キャパシタ下部電極の形状を変えることなく変更することが可能となる。

【0044】請求項20に記載の半導体装置の製造方法は、請求項15に記載の構成において、上記絶縁膜の上部表面を上記キャパシタ下部電極部分の頂面と底面との間に位置させる工程は、上記絶縁膜の一部をエッチング により除去する工程を含む。このため、請求項20に記

21

載の発明では、上記絶縁膜の一部をエッチングにより除去する工程において、このエッチングにより除去する上記絶縁膜の一部の膜厚を変更することにより、上記絶縁膜の上部表面の位置を任意に変更することができる。これにより、キャパシタとして利用される上記キャパシタ下部電極部分の外部側面の面積を変化させることができる。この結果、キャパシタの容量を、上記キャパシタ下部電極の形状を変えることなく変更することが可能となる。

【0045】請求項21に記載の半導体装置の製造方法 は、請求項15、19および20のいずれか1項に記載 の構成において、上記開口部を形成する工程が、上記絶 縁膜の一部をエッチングにより除去することにより、互 いに隣接する第1の開口部と第2の開口部とを形成する 工程を含む。上記キャパシタ下部電極を形成する工程 は、上記第1および第2の開口部の内部にそれぞれ、第 1および第2のキャパシタ下部電極を形成する工程を含 む。そして、上記第1および第2の開口部の幅を、エッ チングにより広げることにより、上記第1および第2の 開口部の間に形成されている上記絶縁膜の一部の幅を、 写真製版加工により形成可能な最小加工寸法より小さく する工程を備える。このように、請求項21に記載の発 明では、上記第1および第2の開口部の間に形成されて いる上記絶縁膜の一部の幅を写真製版加工により形成可 能な最小加工寸法より小さくするので、従来よりも、上 記第1および第2のキャパシタ下部電極の間の間隔を小 さくすることができる。この結果、半導体装置をより高 集積化することが可能となる。

【0046】請求項22に記載の半導体装置の製造方法は、請求項15、19~21のいずれか1項に記載の構成において、上記絶縁膜の上部表面より上に位置する上記キャパシタ下部電極の側面に、サイドウォール電極部を形成する工程を備える。このように、請求項22に記載の発明では、上記サイドウォール電極部を形成することができる。これにより、従来よりも上記キャパシタ下部電極の側面の表面積を大きくすることができる。これにより、キャパシタ容量をですることができる。この結果、半導体装置をより微細化することができる。この結果、半導体装置をより微細化することができる。

【0047】請求項23に記載の半導体装置の製造方法は、請求項15~22のいずれか1項に記載の構成において、さらに以下の工程を備える。上記開口部の側面もしくは底面の一部に空隙形成用絶縁膜を形成する。上記キャパシタ下部電極を形成した後、上記空隙形成用絶縁膜の少なくとも一部をエッチングにより除去することにより、上記キャパシタ下部電極部分の側面もしくは底面の一部のみと上記絶縁膜との間に空隙を形成する。このように、請求項23に記載の発明では、上記キャパシタ

下部電極部分の側面もしくは底面の一部のみと前記絶縁 膜との間に空隙を形成するので、この空隙において上記 キャパシタ下部電極部分上に上記誘電体膜と上記キャパシタ上部電極とを形成することにより、上記キャパシタ下部電極部分の側面もしくは底面の一部をキャパシタとして利用できる。このため、上記キャパシタ下部電極の形状を変えずに、キャパシタの容量を増大させることができる。

【0048】また、上記キャパシタ下部電極部分の側面 もしくは底面の一部のみと上記絶縁膜との間に空隙を形成するので、上記キャパシタ下部電極部分の底面の他の一部を他の絶縁膜などの層と接触した状態に保つことができる。このため、上記空隙が形成された状態で、半導体装置が形成されている半導体基板を洗浄するような工程においても、上記キャパシタ下部電極部分の底面の他の一部と接触している上記絶縁膜などが、補強部材として作用する。これにより、上記キャパシタ下部電極の一部が折損するといった問題の発生を防止することができる。こ の結果、キャパシタ下部電極の部分的な折損などの不良に起因する半導体装置の誤動作を防止でき、高い信頼性を有する半導体装置を得ることができる。

【0049】請求項24に記載の半導体装置の製造方法は、請求項15~23のいずれか1項に記載に構成において、上記キャパシタ下部電極表面または上記サイドウォール表面の少なくとも一部に粒状結晶を形成する工程を備える。このため、請求項24に記載の発明では、キャパシタ下部電極の占有面積を大きくすることが可能とする。これにより、一定のキャパシタ容量を確保しながら、従来より上記キャパシタ下部電極の占有面積を小さくすることができる。この結果、半導体装置をより微細化することができる。

【0050】請求項25に記載の半導体装置の製造方法 は、請求項15~24のいずれか1項の記載の構成にお いて、以下の工程を備える。上記キャパシタ下部電極下 に位置する領域において、上記半導体基板の主表面上に 第1の配線層を形成する。上記第1の配線層上におい て、上記第1の配線層と接触するように第1の層間絶縁 40 膜を形成する。上記キャパシタ下部電極を形成する工程 は、上記第1の層間絶縁膜に接触するように上記キャパ シタ下部電極部分を形成する工程を含む。このように、 請求項25に記載の発明では、上記第1の配線層と上記 キャパシタ下部電極部分とに接触するように上記第1の 層間絶縁膜を形成するので、上記第1の配線層と上記第 1の層間絶縁膜との間に上記第1の配線を保護するため の保護絶縁膜を形成する場合よりも、上記メモリセル領 域における上記キャパシタ下部電極部分の頂面の高さを 低くすることができる。これにより、上記キャパシタ下 50 部電極上と上記絶縁膜上とに層間絶縁膜を形成した場合

でも、上記メモリセル領域と上記周辺回路領域との間の上記層間絶縁膜の上部表面における段差を小さくすることができる。その結果、上記層間絶縁膜上に配線層を写真製版加工により形成する場合にも、上記層間絶縁膜の上部表面の段差に起因して上記配線層のパターンが不鮮明になることを防止できる。このため、上記配線層のパターンが不鮮明なために上記配線層の断線や短絡といった問題が発生することを防止できる。この結果、高集積化を図ると同時に、キャパシタの容量を確保するとともに、高い信頼性を有する半導体装置を得ることができる。

【0051】請求項26に記載の半導体装置の製造方法は、請求項15~25のいずれか1項に記載の構成において、以下の工程をさらに備える。上記キャパシタ下部電極下に位置する領域において、上記半導体基板の主表面に第1の導電領域を形成する。上記第1の導電領域上に第2の層間絶縁膜を形成する。上記第2の層間絶縁膜した第2の配線層を形成する。上記第2の層間絶縁膜の一部をエッチングにより除去することにより、第1のコンタクトホールを形成する。上記第1のコンタクトホールの内部に、上記第1の導電領域と上記第2の配線層とを電気的に接続する接続導電体膜を形成する。上記第2の配線層を形成する工程は、上記第2の配線層の幅を、上記第1のコンタクトホールの幅よりも小さくする工程を含む。

【0052】このように、請求項26に記載の発明では、上記第2の配線層の幅が上記第1のコンタクトホールの幅よりも小さくなっているので、従来のように、上記第2の配線層の幅を、上記第1のコンタクトホールを完全に覆うような大きさにする場合よりも、半導体装置より微細化することができる。

【0053】請求項27に記載の半導体装置の製造方法は、請求項15~26のいずれか1項に記載の構成において、以下のような工程をさらに備える。上記キャパシタ下部電極下に位置する領域において、上記半導体基板の主表面に第2の導電領域を形成する。上記第2の導電領域上に第3の層間絶縁膜を形成する。上記第3の層間絶縁膜上に第3の配線層を形成する。上記第3の配線層上に配線保護膜を形成する。上記第2の可線と上記キャパシタ下部電極とを電気的に接続するために、少なくとも上記第3の層間絶縁膜の一部をエッチングにより除去することにより、第2のコンタクトホールを形成する工程におけるエッチングに用いるマスクの一部として、上記配線保護膜を用いる。

【0054】このように、請求項27に記載の発明では、上記第2のコンタクトホールを形成する工程におけるエッチングにおいて、上記配線保護膜をマスクとして利用するので、上記第2のコンタクトホールを形成するために、独立してマスクとして用いるレジストパターン

を形成する工程を省略できる。これにより、半導体装置 の製造工程数を削減することができる。

【0055】請求項28に記載の半導体装置の製造方法は、請求項15~27のいずれか1項に記載の構成において、以下の工程をさらに備える。上記周辺回路にまで延在するように上記キャパシタ上部電極を形成する。上記周辺回路領域において、少なくとも上記第4の層間絶縁膜の一部をエッチングにより除去することにより、第3のコンタクトホールを形成する。上記第3のコンタクトホール下に位置する領域において、上記絶縁膜下に周辺回路素子保護膜を形成する。上記第3のコンタクトホールを形成する工程は、上記第3のコンタクトホールの側面もしくは底面において、上記キャパシタ上部電極の一部を露出させる工程を含む。

【0056】このように、請求項28に記載の発明では、上記周辺回路素子保護膜を形成するので、上記第3のコンタクトホールをエッチングにより形成する際に、上記第3のコンタクトホールが上記キャパシタ上部電極を突き抜け、上記絶縁膜にまで到達した場合でも、上記周辺回路素子保護膜によりエッチングの進行を阻止することができる。このため、上記周辺回路領域における電界効果型トランジスタや配線などの周辺回路素子が上記第3のコンタクトホールを形成するためのエッチングにより損傷を受けることを防止できる。これにより、上記周辺回路素子の損傷に起因して、半導体装置が動作不良を起こすことを防止できる。この結果、信頼性の高い半導体装置を得ることができる。

【0057】請求項29に記載の半導体装置の製造方法30 は、請求項15~27のいずれか1項に記載の構成において、以下の工程をさらに備える。上記周辺回路領域において、周辺回路絶縁膜を形成する。上記周辺回路絶縁膜の一部をエッチングにより除去することにより、周辺回路領域開口部を形成する。上記君辺回路領域開口部の内部にまで延在するように、上記キャパシタ上部電極を形成する。上記用辺回路領域開口部上に位置する領域における上記第4の層間絶縁膜の一部をエッチングにより除去することにより、第4のコンタクトホールを形成する工程は、上記第4のコンタクトホールの底部において、上記キャパシタ上部電極の一部を露出させる工程を含む。

【0058】このように、請求項29に記載の発明では、上記周辺回路領域開口部の内部にまで延在するように上記キャパシタ上部電極を形成し、上記周辺回路領域開口部上に上記第4のコンタクトホールを形成するので、上記周辺回路領域開口部の内部において、上記第4のコンタクトホールを上記キャパシタ上部電極にまで到達するように形成することができる。このため、上記周50辺回路領域開口部の深さと上記キャパシタ上部電極の厚

さとを調整することにより、上記周辺回路領域における 他のコンタクトホールの到達深さとの差を小さくするように、上記第4のコンタクトホールの到達深さを変更することができる。これにより、上記第4のコンタクトホールと上記周辺回路領域における他の上記コンタクトホールとの到達深さが異なることに起因して、上記第4のコンタクトホールが上記キャパシタ上部電極を突き抜け、電界効果型トランジスタや配線などの周辺回路素子が損傷を受けることを防止できる。これにより、上記周辺回路素子の損傷に起因して半導体装置が動作不良を起こすことを防止できる。この結果、信頼性の高い半導体装置を得ることができる。

【0059】請求項30に記載の半導体装置の製造方法は、請求項15~27のいずれか1項に記載の構成において、以下のような工程をさらに備える。上記周辺回路領域にまで延在するように上記キャパシタ上部電極を形成する。上記キャパシタ上部電極上に第4の層間絶縁膜を形成する。上記周辺回路領域において、少なくとも主記第4の層間絶縁膜の一部をエッチングにより除去することにより、第5のコンタクトホールを形成する。上記第5のコンタクトホールを形成する工程は、さらに以下の工程を含む。上記第5のコンタクトホールを形成する工程は、さらに以下の工程を含む。上記第5のコンタクトホールを配慮の一部を露出させる。上記第5のコンタクトホールを、上記周辺回路素子と平面的に重ならない領域に形成する

【0060】このように、請求項30に記載の発明では、上記第5のコンタクトホールを、上記周辺回路素子と平面的に重ならない領域に形成しているので、上記第5のコンタクトホールを形成するためのエッチングを行なう際、上記キャパシタ上部電極を突き抜けてエッチングが進行しても、上記周辺回路素子が損傷を受けることを防止できる。これにより、上記周辺回路素子の損傷に起因して、半導体装置が動作不良を起こすことを防止できる。この結果、信頼性の高い半導体装置を得ることができる。

[0061]

【発明の実施の形態】以下本発明の実施の形態を図面に 基づいて説明する。

【0062】(実施の形態1)図1は、本発明の実施の形態1によるDRAMのメモリセル領域の平面模式図を示している。図1を参照して、本発明の実施の形態1によるDRAMのメモリセルは、半導体基板の主表面に形成された活性領域39と、半導体基板の主表面上に形成され、電界効果型トランジスタのゲート電極としても作用するワード線43a、43b、43e、43fと、ビット線174と、キャパシタ下部電極170a、170bを含むキャパシタとを含む。ビット線174は、コンタクトホール49において活性領域39と電気的に接続

されている。キャパシタ下部電極170a、170b は、コンタクトホール38a、38bにおいて、活性領域39と電気的に接続されている。そして、このメモリセル領域の線分500-500における断面図が図2に示されている。

【0063】図2は、本発明の実施の形態1によるDRAMのメモリセルの線分500-500断面における断面図と周辺回路領域の一部の断面図とを示している。図2を参照して、本発明の実施の形態1によるDRAMの10 構造を説明する。

【0064】図2を参照して、本発明の実施の形態1に よるDRAMのメモリセル領域においては、トレンチ分 離酸化膜40に囲まれた活性領域39に、電界効果型ト ランジスタのソース/ドレイン領域201a~201c が形成されている。1対のソース/ドレイン領域201 a、201bに挟まれたチャネル領域上には、ゲート絶 縁膜42aを介してゲート電極43aが形成されてい る。ここで、ゲート絶縁膜42aは、熱酸化膜、シリコ ン窒化膜もしくは窒化酸化膜などにより構成される。ま 20 た、ゲート電極43aは、リンやヒ素をドープしたポリ シリコンやアモルファスシリコンあるいはタングステン もしくはチタンなどの高融点金属膜、あるいはこれらの シリサイド膜から構成してもよく、また、これらの材質 を重ねた多層構造であってもよい。ゲート電極43a上 には、シリコン窒化膜44aが形成されている。ゲート 電極43aとシリコン窒化膜44aとの側面には、シリ コン窒化膜からなるサイドウォール46a、46bが形 成されている。サイドウォール46aとシリコン窒化膜 44aとの上には、ノンドープトシリコン酸化膜47が 30 形成されている。

【0065】トレンチ分離酸化膜40上には、ゲート絶 縁膜42bを介してゲート電極43bが形成されてい る。ゲート電極43b上にはシリコン窒化膜44bが形 成されている。ゲート電極43bとシリコン窒化膜44 bとの側面には、シリコン窒化膜からなるサイドウォー ル46 c、46 dが形成されている。サイドウォール4 6 dとシリコン窒化膜44bとの上には、ノンドープト シリコン酸化膜47が形成されている。このノンドープ トシリコン酸化膜47上には、第1の層間絶縁膜48が 40 形成されている。第1の層間絶縁膜48とノンドープト シリコン酸化膜47との一部をエッチングにより除去す ることにより、コンタクトホール49が形成されてい る。コンタクトホール49の内部と第1の層間絶縁膜4 8上とには、ドープトポリシリコン膜52が形成されて いる。ドープトポリシリコン膜52上には髙融点金属シ リサイド膜53が形成されている。このドープトポリシ リコン膜52と高融点金属シリサイド膜53とから、ビ ット線174が構成されている。 高融点金属シリサイド 膜53上には、シリコン窒化膜54が形成されている。 50 シリコン窒化膜54と高融点金属シリサイド膜53とド

ープトポリシリコン膜 52 との側面には、シリコン窒化膜からなるサイドウォール55a、55bが形成されている。第1の層間絶縁膜 48 とサイドウォール55a、55bとシリコン窒化膜 54 との上には、第2の層間絶縁膜 37が形成されている。

【0066】第1および第2の層間絶縁膜48、37お よびノンドープトシリコン酸化膜47の一部を除去する ことにより、キャパシタ下部電極170aとソース/ド レイン領域の一方とを電気的に接続するためのコンタク トホール38aが形成されている。コンタクトホール3 8aの内部には、ドープトポリシリコンからなるプラグ 57が形成されている。第2の層間絶縁膜37上には、 シリコン窒化膜58が形成されている。そして、プラグ 57aと第2の層間絶縁膜37との上には、キャパシタ 下部電極170aが形成されている。このキャパシタ下 部電極170aは、少ない占有面積でキャパシタの容量 を確保するために、円筒型の構造を備えている。シリコ ン窒化膜58上とキャパシタ下部電極170aの側面上 とには、第3の層間絶縁膜59が形成されている。そし て、この第3の層間絶縁膜59の上部表面は、円筒型の キャパシタ下部電極170aの側面部であるキャパシタ 下部電極部分の頂面301と底面302との間に位置す るように形成されている。キャパシタ下部電極170a と第3の層間絶縁膜59との上には、誘電体膜150が 形成されている。誘電体膜150上には、キャパシタ上 部151が形成されている。キャパシタ上部電極151 上には、第4の層間絶縁膜205が形成されている。

【0067】本発明の実施の形態1によるDRAMの周 辺回路領域においては、半導体基板1の主表面上に電界 効果型トランジスタと配線202とが形成されている。 具体的には、半導体基板1の主表面には、ソース/ドレ イン領域201d、201eが形成されている。ソース /ドレイン領域201d、201eに隣接するチャネル 領域上には、ゲート絶縁膜42c、42dを介して、ゲ ート電極43c、43dが形成されている。ゲート電極 43c、43d上には、シリコン窒化膜44c、44d が形成されている。ゲート電極43c、43dとシリコ ン窒化膜44c、44dとの側面には、シリコン窒化膜 からなるサイドウォール46e~46gが形成されてい る。半導体基板1の主表面とシリコン窒化膜44c、4 4dとサイドウォール46e~46gとの上には、ノン ドープトシリコン酸化膜47が形成されている。ノンド ープトシリコン酸化膜47上には、第1の層間絶縁膜4 8が形成されている。第1の層間絶縁膜48とノンドー プトシリコン酸化膜47とシリコン窒化膜44cとの一 部を除去することにより、コンタクトホール50、51 が形成されている。第1の層間絶縁膜48上とコンタク トホール50、51の内部とには、ドープトポリシリコ ン膜52が形成されている。ドープトポリシリコン膜5 2上には、高融点金属シリサイド膜53が形成されてい

る。このドープトポリシリコン膜52と高融点金属シリ サイド膜53とから、周辺回路領域における配線202 が形成されている。高融点金属シリサイド膜53上に は、シリコン窒化膜203が形成されている。シリコン 窒化膜203と配線層202との側面には、シリコン窒 化膜からなるサイドウォール204a、204bが形成 されている。第1の層間絶縁膜48とシリコン窒化膜2 03とサイドウォール204a、204bとの上には、 第2の層間絶縁膜37が形成されている。第2の層間絶 10 縁膜37上には、シリコン窒化膜58が形成されてい る。シリコン窒化膜58上には、第3の層間絶縁膜59 が形成されている。第3の層間絶縁膜59上には、メモ リセル領域から延在するように形成されているキャパシ タの誘電体膜150が形成されている。この誘電体膜1 50上にはキャパシタ上部電極151が形成されてい る。第3の層間絶縁膜59上とキャパシタ上部電極15 1上とには、メモリセル領域から延在するように第4の 層間絶縁膜205が形成されている。

【0068】このように、本発明の実施の形態1による 20 DRAMにおいては、キャパシタ下部電極170aが第 3の層間絶縁膜59に部分的に埋込まれた状態になって いる。このため、第3の層間絶縁膜59の上部表面とキ ャパシタ下部電極170aの頂面301との段差を小さ くすることができる。このため、この第4の層間絶縁膜 205を形成した場合にも、第4の層間絶縁膜205の メモリセル領域における上部表面と、周辺回路領域にお ける上部表面との段差を従来より小さくすることができ る。このため、第4の層間絶縁膜205上にアルミニウ ムなどからなる配線層を写真製版加工により形成する場 30 合でも、第4の層間絶縁膜205の上部表面における段 差に起因して、この配線層のパターンが不鮮明になるこ とを防止できる。このため、上記パターンが不鮮明なた めに、上記配線層の断線や短絡とった問題が発生するこ とを防止できる。この結果、高集積化を図ると同時にキ ャパシタの容量を確保するとともに、高い信頼性を有す る半導体装置を得ることができる。

【0069】また、本発明の実施の形態1によるDRA Mにおいては、キャパシタ下部電極170aが第3の層間絶縁膜59に部分的に埋込まれた状態になっているので、キャパシタ下部電極170aの外部側面上にも誘電体膜150とキャパシタ上部電極151とを形成することができる。このため、キャパシタ下部電極170aの外部側面もキャパシタとして利用することができるので、キャパシタの容量を増加させることができる。

【0070】また、第3の層間絶縁膜59の上部表面の位置を変化させることにより、キャパシタとして利用されるキャパシタ下部電極170aの外部側面の面積を変化させることができる。これにより、このキャパシタ下部電極170aの形状を変えることなく、キャパシタの容量を変更することが可能となる。

【0071】図3~13は、本発明の実施の形態1によりDRAMの製造工程を説明するための断面図である。以下、図3~13を参照して、本発明の実施の形態1によるDRAMの製造工程を説明する。

【0072】図3は、本発明の実施の形態1によるDR AMの製造工程の第1工程を説明するための断面図であ る。図3を参照して、本発明の実施の形態1によるDR AMのメモリセル領域においては、半導体基板1の主表 面にトレンチ分離酸化膜40を形成する。半導体基板1 の主表面上にゲート絶縁膜となる絶縁膜(図示せず)を 形成する。この絶縁膜上にポリシリコン膜(図示せず) を形成する。このポリシリコン膜上にシリコン窒化膜 (図示せず)を形成する。このシリコン窒化膜上にレジ ストパターン(図示せず)を形成した後、このレジスト パターンをマスクとして、異方性エッチングにより上記 絶縁膜とドープトポリシリコン膜とシリコン窒化膜との 一部を除去する。その後、レジストパターンを除去す る。このようにして、図3に示すようなゲート絶縁膜4 2a、42bとゲート電極43a、43bとシリコン窒 化膜44a、44bとを形成する。そして、このシリコ ン窒化膜44a、44bをマスクとして用いて、半導体 基板1の活性領域39に不純物を注入することにより、 電界効果型トランジスタのソース/ドレイン領域201 a~201cを形成する。その後、半導体基板の全面を 900℃以下のドライ雰囲気において酸化する。これに より、シリコン窒化膜44a、44b上とゲート電極4 3 a、43 bとの側面と、半導体基板1の主表面上と に、50~100 A程度の膜厚を有する酸化膜(図示せ ず)を形成する。その後、全体を覆うように、シリコン 窒化膜45を形成する。

【0073】そして、周辺回路領域においても、メモリセル領域において行なわれた製造工程と同様の工程により、半導体基板1上に電界効果型トランジスタのソース/ドレイン領域201d、201eとゲート絶縁膜42c、42dとゲート電極43c、43dとシリコン窒化膜42c、42d、45とを形成する。

【0074】次に、異方性エッチングによりシリコン窒化膜45の一部を除去することにより、シリコン窒化膜44a~44dとゲート電極43a~43dとゲート絶縁膜42a~42dとの側面上にサイドウォール46a~46gを形成する。そして、図4に示すように、全体を覆うようにノンドープトシリコン酸化膜47を形成する。ノンドープトシリコン酸化膜47とリンドープトシリコン酸化膜からなる第1の層間絶縁膜48を形成する。このノンドープトシリコン酸化膜47とリンドープトシリコン酸化膜からなる第1の層間絶縁膜48とは、減圧あるいは常圧CVD法を用いて形成する。また、ここではノンドープトシリコン酸化膜からなる第1の層間絶縁膜48との2層を形成しているが、いずれか一方の材質により第1の層

間絶縁膜を形成してもよい。そして、第1の層間絶縁膜48を形成した後、この第1の層間絶縁膜48の表面を化学機械研磨法(CMP法)あるいはリフロー法により平坦化する。

【0075】次に、第1の層間絶縁膜48上にレジストパターン(図示せず)を形成した後、このレジストパターンをマスクとして用いたエッチングにより、第1の層間絶縁膜48とノンドープトシリコン酸化膜47との一部を除去することにより、図5に示すようにコンタクトホール49を形成する。その後、レジストパターンを除去する。このコンタクトホール49を形成するエッチングにおいては、ゲート電極43a上に形成されているシリコン窒化膜44aとサイドウォール46aとをマスクの一部として用いて、自己整合的にコンタクトホール49を形成してもよい。

【0076】次に、周辺回路領域において、第1の層間 絶縁膜48上にレジストパターン(図示せず)を形成 し、このレジストパターンをマスクとして、第1の層間 絶縁膜48とノンドープトシリコン酸化膜47とシリコン窒化膜44cとの一部を除去することにより、図6に 示したような、コンタクトホール50、51を形成する。その後、レジストパターンを除去する。

【0077】次に、コンタクトホール49、50、51 の内部と第1の層間絶縁膜48上とにドープトポリシリ コン膜(図示せず)を形成する。このドープトポリシリ コン膜上に髙融点金属シリサイド膜(図示せず)を形成 する。この高融点金属シリサイド膜上にシリコン窒化膜 (図示せず) を形成する。このシリコン窒化膜上にレジ ストパターン(図示せず)を形成する。このレジストパ 30 ターンをマスクとして、シリコン窒化膜と高融点金属シ リサイド膜とドープトポリシリコン膜との一部をエッチ ングにより除去することにより、図7に示すように、ビ ット線174を構成するドープトポリシリコン膜52お よび高融点金属シリサイド膜53と、シリコン窒化膜5 4とを形成する。また同様に、周辺回路領域における配 線202を構成するドープトポリシリコン膜52および 高融点金属シリサイド膜53と、シリコン窒化膜203 とを形成する。その後、全体を覆うように、シリコン窒 化膜(図示せず)を形成した後、このシリコン窒化膜の 40 一部を異方性エッチングにより除去することにより、サ イドウォール55a、55b、204a、204bを形 成する。このようにして、図7に示すような構造を得

【0078】次に、第1の層間絶縁膜48とシリコン窒 化膜54、203とサイドウォール55a、55b、2 04a、204bとの上にリンドープトシリコン酸化膜 からなる第2の層間絶縁膜37(図8参照)を形成す る。この第2の層間絶縁膜37上にレジストパターン (図示せず)を形成した後、このレジストパターンをマ 50 スクとして用いたエッチングにより第2の層間絶縁膜3 7と第1の層間絶縁膜48とノンドープトシリコン酸化膜47との一部を除去することにより、コンタクトホール38a(図8参照)を形成する。このコンタクトホール38aを形成するためのエッチングにおいては、反下性イオンエッチング法(Reactive Ion Etching法:以下RIE法と記す)を用いてもよい。また、サイドウォール46b、46cをマスクの一部として用いて、コンタクトホール38aを自己整合的に形成してもよい。その後、コンタクトホール38aの内部と第2の層間絶縁膜37上とにCVD法を用いて、ポリシリコン膜56はアモルファスシリコン膜を用いてもよい。このようにして、図8に示すような構造を得る。

【0079】そして、CMP法あるいはドライエッチングにより第2の層間絶縁膜37上に位置するポリシリコン膜56を除去する。このようにして、図9に示すような構造を得る。

【0080】次に、全体を覆うように、シリコン窒化膜 58 (図10参照)を形成する。このシリコン窒化膜5. 8上に、シリコン酸化膜からなる第3の層間絶縁膜59 (図10参照)を形成する。この第3の層間絶縁膜59 上にボロンドープトシリコン酸化膜60(図10参照) を形成する。このボロンドープトシリコン酸化膜60の 代わりに、リンドープトシリコン酸化膜を用いてもよ い。ボロンドープトシリコン酸化膜60上にレジストパ ターン(図示せず)を形成した後、このレジストパター ンをマスクとして、ボロンドープトシリコン酸化膜60 と第3の層間絶縁膜59との一部をエッチングにより除 去することにより、開口部61(図10参照)を形成す る。開口部61の底部に存在するシリコン窒化膜58の 一部をリン酸溶液あるいはドライエッチングにより除去 する。その後、レジストパターンを除去する。このよう にして、図10に示すような構造を得る。なお、開口部 61を形成するためのエッチングにはRIE法を用いて もよい。

【0081】次に、全体を覆うように、ポリシリコン膜 62(図11参照)を形成する。このポリシリコン膜 62の代わりにアモルファスシリコンを用いてもよい。このようにして、図11に示すような構造を得る。

【0082】次に、開口部61の内部に位置するポリシリコン膜62上にレジスト70(図12参照)を形成する。その後、ドライエッチングによりボロンドープトシリコン酸化膜60上に位置するポリシリコン膜62を除去する。このようにして、図12に示すように、キャパシタ下部電極170aが分離される。ここで、ボロンドープトシリコン酸化膜60上に位置するポリシリコン膜62を除去する工程においては、CMP法を用いてもよい。

【0083】次に、ボロンドープトシリコン酸化膜60 を気相HFを用いることにより除去することで、図13 に示すような構造を得る。なお、ここではキャパシタ下部電極170aの材質としてポリシリコンやアモルファスシリコンを用いているが、キャパシタの誘電体膜としてBSTやPZTなどの高誘電体膜を用いる場合には、白金やルテニウムなどの金属、チタンなどの高融点金属、窒化チタン、さらにはこれらの複数の層からなる膜を用いてもよい。

【0084】その後、キャパシタ下部電極170aと第3の層間絶縁膜59上とに誘電体膜150(図2参照)を形成する。誘電体膜150上にキャパシタ上部電極151(図2参照)を形成する。キャパシタ上部電極151と第3の層間絶縁膜59との上に第4の層間絶縁膜205(図2参照)を形成することにより、図2に示すような構造を得る。

【0085】図14および15は、本発明の実施の形態1の製造工程の変形例を説明するための断面図である。図14および15を参照して、本発明の実施の形態1のDRAMの製造工程の変形例を説明する。

【0086】本発明の実施の形態1によるDRAMの製 20 造工程の図9に示した第7工程を実施した後、シリコン 窒化膜58 (図14参照)、第3の層間絶縁膜59 (図 14参照)、ボロンドープトシリコン酸化膜60(図1 4参照)を形成する。そして、ボロンドープトシリコン 酸化膜60上にポリシリコン膜141(図14参照)を 形成する。そして、このポリシリコン膜141上にレジ ストパターン (図示せず) を形成し、このレジストパタ ーンをマスクとして、ポリシリコン膜141の一部を異 方性エッチングにより除去する。その後、レジストパタ ーンを除去する。そして、ポリシリコン膜141をマス 30 クとして、ボロンドープトシリコン酸化膜60と第3の 層間絶縁膜59との一部を除去することにより、開口部 61を形成する。そして、開口部61の底部においてシ リコン窒化膜58を除去し、図14に示すような構造を 得る。ここで、開口部61を形成するためのエッチング のマスクとして、ポリシリコン膜141のような導電膜 を用いているので、マスクとしてレジストなどを用いる 場合よりもより精度の高いマスクパターンを形成するこ とができる。このため、半導体装置の高集積化が可能と なる。

【0087】その後、図15に示すように、開口部61 の内部とポリシリコン膜141との上に、ポリシリコン膜62を形成する。そして、この工程以降の製造工程については、図11~13に示した本発明の実施の形態1 によるDRAMの製造工程と同様の工程を実施する。

【0088】図16は、本発明の実施の形態1によるDRAMの第1の変形例を説明するための断面図である。図16を参照して、本発明の実施の形態1によるDRAMの第1の変形例は、基本的に図2に示した本発明の実施の形態1と同様の構造を備える。ただし、本発明の実 50 施の形態1のDRAMの第1の変形例では、キャパシタ 下部電極170aの表面にシリコンからなる粒状結晶7 4を形成している。この粒状結晶74の形成方法として は、キャパシタ下部電極170aをリンやヒ素をドープ したアモルファスシリコンもしくはノンドープのアモル ファスシリコンにより形成し、加熱炉内においてSiH 4 ガスを雰囲気ガスの一部として利用することにより、 キャパシタ下部電極170aの露出部分表面にシリコン の核を付着させる。その後、雰囲気ガスの一部としてP H3 ガスを導入し、髙温でアニールすることにより粒状 結晶74を形成する。また、キャパシタ下部電極170 aにノンドープのアモルファスシリコンを用いた場合に は、粒状結晶74を形成した後、イオン注入法や気相法 を用いてリンやヒ素をキャパシタ下部電極 170 a に導 入してもよい。このように、キャパシタ下部電極170 aの表面に粒状結晶74を形成するので、キャパシタ下 部電極170aの表面積を大きくすることができる。こ れにより、キャパシタの容量を大きくすることが可能と なる。このため、一定のキャパシタ容量を確保しなが ら、従来よりキャパシタ下部電極170aの占有面積を 小さくすることができる。この結果、半導体装置をより 微細化することが可能となる。

【0089】この実施の形態1によるDRAMの第1の変形例の製造方法としては、実施の形態1によるDRAMの図13に示した製造工程の後、キャパシタ下部電極170aの表面に上記したような方法を用いて粒状結晶74を形成する。その後、誘電体膜150(図16参照)、キャパシタ上部電極151(図16参照)、第4の層間絶縁膜205(図16参照)を実施の形態1によるDRAMと同様の工程により形成することで、図16に示すような構造を得る。

【0090】図17は、本発明の実施の形態1によるDRAMの第2の変形例を説明するための断面図である。図17を参照して、本発明の実施の形態1のDRAMの第2の変形例は、基本的には図2に示した本発明の実施の形態1によるDRAMと同様の構造を備える。しかし、この第2の変形例においては、キャパシタ下部電極170aの内部側面および底面に粒状結晶74が形成されている。このように、実施の形態1のDRAMの第2の変形例においては、図16に示した第1の変形例と同様、粒状結晶74を形成しているので、キャパシタ下部電極170aの表面積を増やすことができる。このため、図16に示した第1の変形例と同様の効果が得られる

【0091】図18~20は、本発明の実施の形態1によるDRAMの第2の変形例の製造工程を説明するための断面図である。以下、図18~20を参照して、本発明の実施の形態1によるDRAMの第2の変形例の製造工程を説明する。

【0092】本発明の実施の形態1によるDRAMの図11に示した製造工程の後、図18に示すように、ポリ

シリコン膜62上に粒状結晶74を形成する。

【0093】その後、開口部61の内部における粒状結晶74上にレジスト70(図19参照)を形成した後、ドライエッチングを用いて、ボロンドープトシリコン酸化膜60上に位置する粒状結晶74とポリシリコン膜62とを除去する。このようにしてい、図19に示すような構造を得る。

【0094】次に、レジスト70を除去した後、気相H Fを用いてボロンドープトシリコン酸化膜60を除去す 10 る。このようにして、図20に示すような構造を得る。 【0095】その後、誘電体膜150(図17参照)、 キャパシタ上部電極151(図17参照)、および第4 の層間絶縁膜205(図17参照)などを本発明の実施 の形態1によるDRAMの製造工程と同様の工程により 形成することによって、図17に示すような構造を得

【0096】図21は、本発明の実施の形態1によるDRAMの第3の変形例を示した断面図である。図21を参照して、本発明の実施の形態1によるDRAMの第3の変形例は、基本的には、図17に示した第2の変形例と同様の構造を備える。しかし、この第3の変形例においては、後述する製造工程に示すように、第3の層間絶縁膜77の上部をエッチングなどにより除去することによって、図21に示すような構造を得る。

【0097】図22~24は、本発明の実施の形態1によるDRAMの第3の変形例の製造工程を説明するための断面図である。以下、図22~24を参照して、本発明の実施の形態1によるDRAMの第3の変形例の製造工程を説明する。

30 【0098】まず、図3~9に示した本発明の実施の形態1によるDRAMの製造工程を実施した後、第2の層間絶縁膜37(図22参照)上にシリコン窒化膜58(図22参照)を形成する。その後、シリコン窒化膜58上に第3の層間絶縁膜77(図22参照)を形成する。第3の層間絶縁膜77上にレジストパターン(図示せず)を形成した後、このレジストパターンをマスクとして、第3の層間絶縁膜77とシリコン窒化膜58との一部を除去することにより、開口部61(図22参照)を形成する。開口部61内部と第3の層間絶縁膜77上40とにポリシリコン膜62(図22参照)を形成する。ポリシリコン膜62の表面に粒状結晶74(図22参照)を形成する。このようにして、図22に示すような構造を得る。

【0099】次に、開口部61内部における粒状結晶74上にレジスト70(図23参照)を形成した後、第3の層間絶縁膜77上に位置するポリシリコン膜62と粒状結晶74とをドライエッチングにより除去する。このようにして、図23に示すような構造を得る。

【0100】次に、レジスト70を除去した後、第3の 50 層間絶縁膜77の一部をHF水溶液によって除去する。 このようにして、図24に示すような構造を得る。このように、第3の層間絶縁膜77の一部をHF水溶液により除去するので、このHF水溶液に第3の層間絶縁膜77が接触している時間を制御することにより、第3の層間絶縁膜77の除去される膜厚を制御することができる。これによって、キャパシタ下部電極170aの外部側面において露出している面積を変更することができる。これにより、キャパシタとして利用されるキャパシタ下部電極170aの外部側面の面積を変化させることによって、キャパシタの容量を制御することが可能となる。

35

【0101】その後、誘電体膜150(図21参照)などを本発明の実施の形態1によるDRAMの製造工程と同様に形成することによって、図21に示すような構造を得る。

【0102】図25は、本発明の実施の形態1によるDRAMの第4の変形例を示した断面図である。図25を参照して、本発明の実施の形態1によるDRAMの第4の変形例は、基本的には図21に示した本発明の実施の形態1の第3の変形例とほぼ同様の構造を備える。しかし、この第4の変形例では、第3の層間絶縁膜77(図21参照)をほとんど除去している。そして、キャパシタ下部電極170aの内部側面上に粒状結晶74を形成することによって、キャパシタ下部電極170aの第2の層間絶縁膜37の上部表面からの高さを低くしている。これにより、メモリセル領域と周辺回路領域との間の第4の層間絶縁膜205の上部表面における段差の低減を図っている。

【0103】図26は、本発明の実施の形態1によるD RAMの第4の変形例の製造工程を説明するための断面 図である。

【0104】本発明の実施の形態1によるDRAMの第4の変形例の製造工程は、図23に示した第3の変形例の製造工程の後、第3の層間絶縁膜77(図23参照)をほとんどすべてエッチングにより除去する。そのようにして、図26に示すような構造を得る。

【0105】その後、誘電体膜150(図25参照)などを形成し、図25に示すような構造を得る。

【0106】(実施の形態2)図27は、本発明の実施の形態2によるDRAMの断面図である。図27を参照して、本発明の実施の形態2によるDRAMは、基本的には、図2に示した本発明の実施の形態1によるDRAMは、内には、図2に示した本発明の実施の形態1によるDRAMでは、キャパシタ下部電極92が厚膜型である。そして、このようにキャパシタ下部電極92が第3の層間絶縁膜59に部分的に埋込まれた状態になっているので、第3の層間絶縁膜59の上部表面とキャパシタ下部電極92の上部表面との段差を従来より小さくすることができる。これにより、メモリセル領域と周辺回路領域とにおける第4の層間絶縁膜205の上部表面で

の段差を従来より小さくすることができる。また、第3の層間絶縁膜59の上部表面の位置を変更することにより、キャパシタ下部電極92のキャパシタとして作用する表面積を変更することができ、これによりキャパシタの容量を任意に変更することができる。

36

【0107】図28および29は、本発明の実施の形態2によるDRAMの製造工程を説明するための断面図である。以下、図28および29を参照して、本発明の実施の形態2によるDRAMの製造工程を説明する。

10 【0108】まず、図3~10に示した本発明の実施の 形態1によるDRAMの製造工程を実施した後、図28 に示すように、開口部61の内部とボロンドープトシリ コン酸化膜60上とにポリシリコン膜91を形成する。

【0109】次に、ドライエッチングもしくはCMP法を用いて、ボロンドープトシリコン酸化膜60上に位置するポリシリコン膜91を除去する。そして、ボロンドープトシリコン酸化膜60を、気相HFを用いて除去する。このようにして、図29に示すような構造を得る。

【0110】その後、誘電体膜150(図27参照)、 キャパシタ上部電極151(図27参照)、および第4 の層間絶縁膜205(図27参照)などを形成すること によって、図27に示すような構造を得る。なお、周辺 回路領域は図3~13に示した本発明の実施の形態1に よるDRAMの周辺回路領域と同様の製造工程により形 成される。

【0111】図30は、本発明の実施の形態2によるD RAMの第1の変形例を説明するための断面図である。 図30を参照して、本発明の実施の形態2によるDRA Mの第1の変形例は、基本的には図27に示した本発明 の実施の形態2によるDRAMと同様の構造を備える。 しかし、この第1の変形例では、キャパシタ下部電極9 2の上部側面にポリシリコンからなるサイドウォール9 6、97が形成されている。そして、このサイドウォー ル96、97の表面は、曲面状の部分を有している。こ のため、このサイドウォール96、97を形成しない場 合よりも、キャパシタ下部電極92のキャパシタとして 作用する表面積を大きくすることができる。これによ り、キャパシタの容量を大きくすることが可能となる。 このため、キャパシタの容量を確保しながら、従来より キャパシタ下部電極92の占有面積を小さくすることが できる。この結果、半導体装置をより微細化することが 可能となる。

【0112】図31および32は、本発明の実施の形態2によるDRAMの第1の変形例の製造工程を説明するための断面図である。以下、図31および32を参照して、本発明の実施の形態2によるDRAMの第2の変形例の製造工程を説明する。

【0113】まず、図28および29に示した本発明の 実施の形態2によるDRAMの製造工程を実施した後、 図31に示すように、第3の層間絶縁膜59とキャパシ タ下部電極92との上にアモルファスシリコン膜95を 形成する。

【0114】次に、このアモルファスシリコン膜95の一部を異方性エッチングにより除去することにより、図32に示すように、サイドウォール96、97を形成する。

【0115】その後、誘電体膜150(図30参照)、 キャパシタ上部電極151(図30参照)および第4の 層間絶縁膜205(図30参照)などを形成することに より、図30に示すような構造を得る。

【0116】図33は、本発明の実施の形態2によるDRAMの第2の変形例を示した断面図である。図33を参照して、本発明の実施の形態2によるDRAMの第2の変形例は、基本的には図27に示した本発明の実施の形態2によるDRAMと同様の構造を備える。しかし、この第2の変形例では、キャパシタ下部電極92の第3の層間絶縁膜59より上に位置する表面に、粒状結晶74が形成されている。これにより、キャパシタ下部電極の表面積を大きくすることが可能となる。これにより、キャパシタの容量を大きくすることができる。

【0117】図34は、本発明の実施の形態2によるDRAMの第2の変形例の製造工程を説明するための断面図である。以下、図34を参照して、本発明の実施の形態2によるDRAMの第2の変形例の製造工程を説明する。

【0118】まず、図28および29に示した本発明の実施の形態2によるDRAMの製造工程を実施した後、図34に示すように、キャパシタ下部電極92の表面に粒状結晶74を形成する。この粒状結晶74の形成方法としては、本発明の実施の形態1の第1の変形例または第2の変形例で用いた方法と同様の方法を用いる。

【0119】その後、誘電体膜150(図33参照)などを形成して、図33に示すような構造を得る。

【0120】図35は、本発明の実施の形態2によるDRAMの第3の変形例を示した断面図である。図35を参照して、本発明の実施の形態2によるDRAMの第3の変形例は、基本的には図30に示した本発明の実施の形態2によるDRAMの第1の変形例と同様の構造をの形態2によるDRAMの第1の変形例では、アモルファシリコンからなるサイドウォール96、97の表面にめか、この第3の変形例では、サイドウォール96、97の形成によりキャパシタ下部電極92の表面積を増大させるとができる。これにより、キャパシタの容量をより増大させることができる。

【0121】図36は、図35に示した本発明の実施の RAMのメモリセル領域には、半導体基板1の主表面に 形態2によるDRAMの第3の変形例の製造工程を説明 活性領域39を囲むようにトレンチ分離酸化膜40が形 するための断面図である。以下、図36を参照して、本 50 成されている。半導体基板1の主表面には、ソース/ド

発明の実施の形態2によるDRAMの第3の変形例の製造工程を説明する。

【0122】まず、図31および32に示した、本発明の実施の形態2によるDRAMの第1の変形例の製造工程を実施した後、図33に示した本発明の実施の形態2によるDRAMの第2の変形例における粒状結晶74(図33参照)を形成したのと同様の工程により、サイドウォール96、97の表面に粒状結晶98を形成する。

【0123】その後、誘電体膜150(図35参照)などを形成することによって、図35に示すような構造を得る。

【0124】図37は、本発明の実施の形態2によるDRAMの第4の変形例を示した断面図である。図37を参照して、本発明の実施の形態2によるDRAMの第4の変形例は、基本的には図30に示した本発明の実施の形態2のDRAMの第1の変形例と同様の構造を備える。ただし、この第4の変形例では、キャパシタ下部電極92とサイドウォール96、97との表面上に粒状結20晶98が形成されている。このため、キャパシタ下電極の表面積をサイドウォール96、97や粒状結晶98が形成されていない場合よりも増大させることができる。これにより、一定のキャパシタ容量を確保しながら、従来よりキャパシタ下部電極の占有面積をより小さくすることができる。この結果、半導体装置をより微細化することができる。

【0125】図38は、図37に示した本発明の実施の 形態2によるDRAMの第4の変形例の製造工程を説明 するための断面図である。図38を参照して、図37に 示した本発明の実施の形態2によるDRAMの第4の変 形例の製造工程を説明する。

【0126】まず、図31および32に示した本発明の実施の形態2によるDRAMの第1の変形例の製造工程を実施する。その際、キャパシタ下部電極92はアモルファスシリコンにより形成する。そして、図38に示すように、キャパシタ下部電極92とサイドウォール96、97との表面に、図18に示したような本発明の実施の形態1の第2の変形例の製造工程において用いた工40程により、粒状結晶98を形成する。

【0127】その後、誘電体膜150 (図37参照) などを形成して、図37に示すような構造を得る。

【0128】(実施の形態3)図39は、本発明の実施の形態3によるDRAMを説明するための断面図である。この図39におけるメモリセル領域の断面図は、図1における線分600-600における断面を示している。図39を参照して、本発明の実施の形態3によるDRAMのメモリセル領域には、半導体基板1の主表面に活性領域39を囲むようにトレンチ分離酸化膜40が形成されている。半導体基板1の主表面には、ソース/ド

レイン領域201a~201cが形成されている。ソー ス/ドレイン領域201a~201cに隣接するチャネ ル領域上には、ゲート絶縁膜42a、42b、42eを 介してゲート電極43a、43b、43eが形成されて いる。ゲート電極43a、43b、43e上にはシリコ ン窒化膜44a、44b、44eが形成されている。そ して、このゲート絶縁膜42a、42b、42eとゲー ト電極43a、43b、43eとシリコン窒化膜44 a、44b、44eとの側面には、シリコン窒化膜から なるサイドウォール46a~46d、46h、46iが 形成されている。シリコン窒化膜44a、44b、44 eとサイドウォール46a~46d、46h、46iと 半導体基板1の主表面との上にはノンドープトシリコン 酸化膜47が形成されている。ノンドープトシリコン酸 化膜47上には第1の層間絶縁膜48が形成されてい る。第1の層間絶縁膜48上には第2の層間絶縁膜37 が形成されている。第1および第2の層間絶縁膜48、 37とノンドープトシリコン酸化膜47との一部を除去 することにより、コンタクトホール38a、38bが形 成されている。コンタクトホール38a、38bの内部 にはそれぞれポリシリコンからなるプラグ57a、57 bが形成されている。第2の層間絶縁膜37の上部表面 の一部にはシリコン窒化膜58が形成されている。プラ グ57a、57bと第2の層間絶縁膜37との上にはキ ャパシタ下部電極170a、170bが形成されてい る。キャパシタ下部電極170aと170bとの横には 第3の層間絶縁膜77が形成されている。キャパシタ下 部電極170a、170bの内側表面には粒状結晶74 が形成されている。粒状結晶74と第3の層間絶縁膜7 7との上にはキャパシタの誘電体膜150が形成されて いる。誘電体膜150上にはキャパシタ上部電極151 が形成されている。キャパシタ上部電極151上には第 4の層間絶縁膜205が形成されている。そして、キャ パシタ下部電極170aと170bとの間に位置する第 3の層間絶縁膜77の一部の幅W2は、写真製版加工に より形成可能な最小加工寸法より小さい。

【0129】本発明の実施の形態3によるDRAMの周辺回路領域における断面図は、基本的に図2に示した本発明の実施の形態1によるDRAMの周辺回路領域における断面図と同様の構造を示している。

【0130】このように、本発明の実施の形態3による DRAMでは、図39に示すように、キャパシタ下部電極170a、170bの頂面と第3の層間絶縁膜77の上部表面とのそれぞれの高さがほぼ同一になっているので、メモリセル領域と周辺回路領域との間における、第4の層間絶縁膜205の上部表面での段差の発生を防止できる。このため、この第4の層間絶縁膜205上に配線層を写真製版加工により形成する場合にも、上記段差があることに起因して配線層のパターンが不鮮明になることを防止できる。これにより、上記配線層のパターン

が不鮮明なことによって上記配線の断線や短絡といった 問題が発生することを防止できる。これにより、高集積 化を図ると同時にキャパシタの容量を確保するととも に、高い信頼性を有する半導体装置を得ることができ る。また、第3の層間絶縁膜77の幅W2が写真製版加 工により形成可能な最小加工寸法より小さいので、従来 よりもキャパシタ下部電極107a、107bの間の間 隔を小さくすることができる。この結果、半導体装置を より高集積化することができる。なお、第1および第2 の実施の形態においても、この実施の形態3と同様にキャパシタ下部電極の間の層間絶縁膜の幅を写真製版加工 により形成可能な最小加工寸法より小さくすれば、同様 の効果が得られる。

【0131】図40~42は、図39に示した本発明の 実施の形態3によるDRAMの製造工程を説明するため の断面図である。以下、図40~42を参照して、本発 明の実施の形態3によるDRAMの製造工程を説明す る。

【0132】まず、本発明の実施の形態3によるDRA 20 Mのメモリセル領域においては、半導体基板1 (図40 参照)の主表面にトレンチ分離酸化膜40(図40参 照)を形成する。半導体基板1の主表面上にゲート絶縁 膜となるシリコン酸化膜(図示せず)を形成する。この シリコン酸化膜上にゲート電極となるポリシリコン膜 (図示せず) を形成する。このポリシリコン膜上にシリ コン窒化膜(図示せず)を形成する。このシリコン窒化 膜上にレジストパターンを形成する。このレジストパタ ーンをマスクとして、シリコン窒化膜とポリシリコン膜 とシリコン酸化膜とをエッチングすることにより、ゲー ト絶縁膜42a、42b、42eと、ゲート電極43 a、43b、43eと、シリコン窒化膜44a、44 b、44e (図40参照)とを形成する。そして、全体 を覆うように、シリコン窒化膜(図示せず)を形成す る。その後、このシリコン窒化膜を異方性エッチングす ることにより、サイドウォール46a~46d、46 h、46i(図40参照)を形成する。そして、全体を 覆うように、ノンドープトシリコン酸化膜47 (図40 参照)を形成する。ノンドープトシリコン酸化膜47上 に、リンドープトシリコン酸化膜からなる第1の層間絶 40 縁膜48 (図40参照)を形成する。第1の層間絶縁膜 48上に、第2の層間絶縁膜37(図40参照)を形成 する。第2の層間絶縁膜37上にレジストパターンを形 成した後、このレジストパターンをマスクとして、第1 および第2の層間絶縁膜48、37およびノンドープト シリコン酸化膜47の一部を除去することにより、コン タクトホール38a、38b(図40参照)を形成す る。コンタクトホール38a、38bの内部にポリシリ コンからなるプラグ57a、57bを形成する。第2の 層間絶縁膜37とプラグ57a、57bとの上に、シリ 50 コン窒化膜58 (図40参照)を形成する。シリコン窒 化膜58上にシリコン酸化膜からなる第3の層間絶縁膜77を形成する。第3の層間絶縁膜77上にレジストパターンを形成した後、このレジストパターンをマスクとして、第3の層間絶縁膜77とシリコン窒化膜58との一部を除去することにより、開口部61a、61bを形成する。このようにして、図40に示すような構造を得る。ここで、開口部61aの幅をL1、開口部61aと61bとの間に位置する第3の層間絶縁膜77の一部の幅をW1とする。

【0133】次に、アルカリや酸などの水溶液を用いたウェットエッチングにより、第3の層間絶縁膜77の表面の一部を除去する。これにより、開口部61aの幅が L1からL2(図41参照)へ広がると同時に、開口部 61aと61bとの間に位置する第3の層間絶縁膜77の一部の幅が、W1からW2(図41参照)へと小さくなる。このようにして、図41に示すような構造を得る。

【0134】次に、図22および23に示した本発明の実施の形態1によるDRAMの第3の変形例の製造工程を用いて、第3の層間絶縁膜77上と開口部61a、61bの内部とにアモルファスシリコン膜(図示せず)を形成する。そして、このアモルファスシリコン膜上に粒状結晶74(図42参照)を形成する。そして、第3の層間絶縁膜77の上部表面上に位置するアモルファスシリコン膜と粒状結晶とをドライエッチングなどを用いて除去することにより、図42に示すような構成を得る。

【0135】その後、粒状結晶74上と第3の層間絶縁膜77上とに誘電体膜150(図39参照)などを形成することにより、図39に示すような構造を得る。なお周辺回路領域は図3~13に示した本発明の実施の形態1によるDRAMの周辺回路領域と同様の製造工程により形成される。

【0136】図43は、本発明の実施の形態3によるD RAMの第1の変形例を示した断面図である。図43を 参照して、本発明の実施の形態3によるDRAMの第1 の変形例は、基本的には図39に示した本発明の実施の 形態3によるDRAMと同様の構造を備える。ただし、 この図43に示した本発明の実施の形態3によるDRA Mの第1の変形例では、第3の層間絶縁膜をノンドープ トシリコン酸化膜85とボロンドープトシリコン酸化膜 86とから構成している。このように、第3の層間絶縁 膜を2層構造にすることによって、後述する製造工程に おいて、開口部61a、61bの幅を広げる際に、気相 HFを用いて、上層のノンドープトシリコン酸化膜85 をエッチングすることなく、ボロンドープトシリコン酸 化膜86のみをエッチングし、開口部61a、61bの 幅を広げることができる。これにより、開口部61a、 61 bの幅を広げ、その間に位置する第3の層間絶縁膜 の一部の幅を小さくする工程において、この第3の層間 絶縁膜の上部表面がエッチングにより除去されることを 防止できる。このため、その後に形成されるキャパシタ 下部電極170a、170bの側面の高さが低くなるこ とを防止できる。この結果、キャパシタ下部電極の表面 積が小さくなることを防止し、キャパシタの容量が低減 することを防止できる。

42

【0137】図44~46は、図43に示した本発明の実施の形態3によるDRAMの第1の変形例の製造工程を説明するための断面図である。以下、図44~46を参照して、本発明の実施の形態3によるDRAMの第1の変形例の製造工程を説明する。

【0138】まず、図40に示した本発明の実施の形態3によるDRAMの製造工程と基本的に同様の工程により、図44に示したような構造を得る。ただし、図40に示した工程においては、第3の層間絶縁膜はシリコン窒化膜58上にボロンドープトシリコン酸化膜86を形成した後、このボロンドープトシリコン酸化膜上にノンドープトシリコン酸化膜85を形成している。そして、このときの開口部6120 aの幅をL1、開口部61aと61bとの間に位置する第3の層間絶縁膜86、85の一部の幅をW1とする。

【0139】次に、図45に示すように、気相HFを用いて、ボロンドープトシリコン酸化膜86の側面のみをエッチングにより除去する。このため、開口部61aの幅はL2となり、開口部61aと61bの間に位置する第3の層間絶縁膜86の一部の幅をW2と、最初のエッチングにより形成された幅W1よりも小さくすることができる。

【0140】そして、図42に示した本発明の実施の形態3によるDRAMの製造工程において、キャパシタ下部電極170a、170b(図42参照)と粒状結晶74(図42参照)とを形成した工程と同様の工程により、図46に示すように、開口部61a、61bの内部にキャパシタ下部電極170a、170bと粒状結晶74とを形成する。

【0141】その後、誘電体膜150(図43参照)などを形成することにより、図43に示すような構造を得る。

【0142】図47は、本発明の実施の形態3によるD RAMの第2の変形例を示した断面図である。図47を参照して、本発明の実施の形態3によるDRAMの第2の変形例は、基本的には、図39に示した本発明の実施の形態3によるDRAMと同様の構造を備えている。ただし、この図47に示した本発明の実施の形態3によるDRAMの第2の変形例では、キャパシタ下部電極170a、170bの側面が湾曲面を有している。このため、キャパシタ下部電極170a、170bの側面の表面積を、図39に示したようなキャパシタの下部電極170a、170bのように平面状にした場合よりも、大50 きくすることができる。このため、一定のキャパシタ容

43

量を確保しながら、従来よりもよりキャパシタの占有面 積を小さくすることができ、この結果、半導体装置をよ り微細化することが可能となる。

【0143】図48および49は、図47に示した本発明の実施の形態3によるDRAMの第2の変形例の製造工程を説明するための断面図である。図48および49を参照して、以下に本発明の実施の形態3によるDRAMの第2の変形例の製造工程を説明する。

【0144】まず、図40に示した本発明の実施の形態 3によるDRAMの製造工程の第1工程を実施する。ただし、第3の層間絶縁膜77(図48参照)をドライエッチングする際に、このエッチングの雰囲気圧力を高圧にする。これにより、図48に示すように、開口部61 a、61 bの内部における第3の層間絶縁膜77の側面を湾曲面を有するように形成することができる。なお、このエッチング工程においては、第3の層間絶縁膜77の側面を保護する膜を形成するためのエッチングガスの雰囲気ガスへの混入量を減少させてもよい。このエッチング工程において用いるエッチングガスとしては、CH F3 / CF_4 系のガスを用いてもよい。この場合には、 CF_4 の流量を増やすことが湾曲面を形成することも有効である。

【0145】次に、図49に示すように、本発明の実施の形態3によるDRAMの図42に示した製造工程と同じように、開口部61a、61bの内部にキャパシタ下部電極170a、170bと粒状結晶74とを形成する。

【0146】その後、誘電体膜150(図47参照)などを形成することにより、図47に示すような構成を得る。なお、このようにキャパシタ下部電極170a、170bの側面を湾曲面を有するように形成することは、図1~26に示した本発明の実施の形態1によるDRAMのキャパシタ下部電極に適用しても、また他の円筒型キャパシタ下部電極を有する実施例に適用しても同様の効果が得られる。

【0147】(実施の形態4)図50は、本発明の実施の形態4によるDRAMの断面図を示している。ここで、図50に示したメモリセル領域の断面は、図1に示したDRAMのメモリセルの平面模式図の線分500-500における断面を示している。そして、この図50に示した本発明の実施の形態4によるDRAMは、基本的には図2に示した本発明の実施の形態1によるDRAMは、キャパシタ下部電極170aと第3の層間絶縁膜77との間に後述する製造工程に示すように空隙が形成され、この空隙において誘電体膜150とキャパシタ上部電極151とが形成されている。また、第3の層間絶縁膜77の上部表面の位置はキャパシタ下部電極170aの頂面とほぼ同様の高さに位置するよう

に形成されている。このように、本発明の実施の形態4によるDRAMでは、後述する製造工程においてキャパシタ下部電極170aと第3の層間絶縁膜77との間に空隙を形成するので、キャパシタ下部電極170aの側面をキャパシタとして利用できる。このため、キャパシタ下部電極170aの形状を変えずに、キャパシタの容量を増大させることができる。

【0148】また、第3の層間絶縁膜77をメモリセル 領域から周辺回路領域にまで延在するように形成してい るので、メモリセル領域と周辺回路領域とにおいてキャ パシタ上部電極151上に第4の層間絶縁膜を形成した 場合でも、メモリセル領域と周辺回路領域との間におけ る上記第4の層間絶縁膜の上部表面において段差の発生 を防止できる。また、後述する製造工程において示すよ うに、キャパシタ下部電極170aの側面のみに空隙を 形成するので、キャパシタ下部電極170aの底面にお いてはキャパシタ下部電極170aと第2の層間絶縁膜 37とが上記空隙を形成した際にも、常に接触した状態 になっている。このため、上記空隙が形成された状態で 20 半導体基板を洗浄するような工程においても、キャパシ タ下部電極170aの底面が第2の層間絶縁膜37と接 触していることにより、この第2の層間絶縁膜37が物 理的な衝撃に対する補強部材として作用する。このた め、上記したような洗浄工程などにおける物理的な振動 によりキャパシタ下部電極170aが折損するといった 問題の発生を防止できる。

【 0 1 4 9 】 図 5 1 ~ 5 5 は、図 5 0 に示した本発明の 実施の形態4によるDRAMの製造工程を説明するため の断面図である。図 5 1 ~ 5 5 を参照して、本発明の実 30 施の形態4によるDRAMの製造工程を説明する。

【0150】まず、図3~9に示した本発明の実施の形 態1によるDRAMの製造工程を実施した後、第2の層 間絶縁膜37(図51参照)上にシリコン窒化膜58 (図51参照)と第3の層間絶縁膜77 (図51参照) とを形成する。第3の層間絶縁膜77上にレジストパタ ーン(図示せず)を形成した後、このレジストパターン をマスクとして第3の層間絶縁膜77の一部を異方性エ ッチングにより除去する。これにより開口部61 (図5 1参照)を形成する。そして、開口部61の底部におい 40 てシリコン窒化膜58をエッチングにより除去する。こ こで、図39に示した本発明の実施の形態3のように、 エッチングにより開口部61の幅を広げてもよい。この ようにすることにより、さらに実施の形態3と同様の効 果が得られる。その後、第3の層間絶縁膜77上と開口 部61の内部とにシリコン窒化膜99(図51参照)を 形成する。このようにして、図51に示すような構造を 得る。この際、開口部61の底部におけるシリコン窒化 膜58を除去せずに、シリコン室化膜99を第3の層間 絶縁膜77上と開口部61の内部とに形成してもよい。

【0151】次に、シリコン窒化膜99の一部を異方性

50

30

エッチングにより除去することにより、開口部61の内 部にシリコン窒化膜からなるサイドウォール100を形 成することにより、図52に示すような構造を得る。

【0152】次に、図53に示すように、第3の層間絶 縁膜77上と開口部61内部とにポリシリコンやアモル ファスシリコンなどの導電体膜101を形成する。

【0153】次に、実施の形態1と同様にエッチングな どにより第3の層間絶縁膜77上に位置する導電体膜1 01の一部を除去する。これにより、図54に示すよう な構造を得る。この工程により、各ビットごとのキャパ シタ下部電極170aが分離される。

【0154】次に、エッチングによりシリコン窒化膜か らなるサイドウォール100を選択的に除去することに より、キャパシタ下部電極170aと第3の層間絶縁膜 77との間に空隙を形成する。このようにして、図55 に示すような構造を得る。

【0155】その後、誘電体膜150(図50参照)な どを形成することにより、図50に示すような構造を得 る。なお周辺回路領域は図3~13に示した本発明の実 施の形態1によるDRAMの周辺回路領域と同様の製造 工程により形成される。

【0156】図56は、本発明の実施の形態4によるD RAMの第1の変形例を示した断面図である。図56を 参照して、本発明の実施の形態4によるDRAMの第1 の変形例は、基本的には図50に示した本発明の実施の 形態4によるDRAMと同様の構造を備える。ただし、 この第1の変形例では、キャパシタ下部電極170aと 第3の層間絶縁膜77との間に位置するシリコン窒化膜 からなるサイドウォール100が一部残存した状態で、 キャパシタが形成されている。このように、サイドウォ ール100を一部残存させているので、このサイドウォ ール100の残存量を変更することで、キャパシタとし て作用するキャパシタ下部電極170aの外部側面の表 面積を変更することができる。これにより、キャパシタ 下部電極170aの構造を変更することなく、キャパシ タの容量を変更することが可能となる。また、残存する サイドウォール100の一部も物理的衝撃に対する上記 補強部材の一部として作用するので、洗浄工程などにお ける物理的な振動によるキャパシタ下部電極170aの 折損といった問題の発生をより有効に防止できる。

【0157】図57は、図56に示した本発明の実施の 形態4によるDRAMの第1の変形例の製造工程を説明 するための断面図である。以下、図57を参照して、本 発明の実施の形態4によるDRAMの第1の変形例の製 造工程を説明する。

【0158】まず、図51~54に示した本発明の実施 の形態4によるDRAMの製造工程を実施した後、図5 7に示すように、サイドウォール100の一部が残存す るようにサイドウォール100の一部をエッチングによ り除去する。この際、ウェットエッチングを用いる場合 には、エッチング液への浸漬時間を制御することによ り、このようにサイドウォール100の一部のみを除去 することができる。

46

【0159】その後、誘電体膜150(図56参照)な どを形成することにより、図56に示すような構造を得 る。

【0160】図58は、本発明の実施の形態4によるD RAMの第2の変形例を示した断面図である。図58を 参照して、本発明の実施の形態4によるDRAMの第2 10 の変形例は、基本的には図50に示した本発明の実施の 形態4によるDRAMと同様の構造を備える。ただし、 図58に示した本発明の実施の形態4によるDRAMの 第2の変形例では、後述する製造工程において、キャパ シタ下部電極170aと第3の層間絶縁膜77との間に 位置する空隙が、キャパシタ下部電極170aの底面の 一部も露出させるように形成されている。そして、この キャパシタ下部電極 170 aの底面の一部もその上に誘 電体膜150などが形成されることにより、キャパシタ として作用している。このように形成することで、キャ 20 パシタの容量をより増大させることができる。

【0161】図59は、図58に示した本発明の実施の 形態4によるDRAMの第2の変形例の製造工程を説明 するための断面図である。図59を参照して、以下に本 発明の実施の形態4によるDRAMの第2の変形例の製 造工程を説明する。

【0162】まず、図51~54に示した本発明の実施 の形態4によるDRAMの製造工程を実施した後、図5 9に示すように、キャパシタ下部電極170aと第3の 層間絶縁膜77との間に位置するサイドウォール100 (図54参照)を除去するエッチングを実施した後、そ のサイドウォール100の下に位置する第2の層間絶縁 膜37の一部も除去するようにエッチングを行なう。こ のようにして、キャパシタ下部電極170aの外部側面 と底面の一部とを露出させるように、空隙を形成するこ とができる。そして、このときキャパシタ下部電極17 0 a の底面のその他の一部は、第2の層間絶縁膜37と 接触した状態なので、この後に洗浄工程などを実施した 場合でも、洗浄工程などにおける物理的な衝撃に対し て、第2の層間絶縁膜37がキャパシタ下部電極170 40 aの折損などを防止する補強部材として作用する。

【0163】その後、誘電体膜150(図58参照)な どを形成することにより、図58に示すような構造を得

【0164】図60は、本発明の実施の形態4によるD RAMの第3の変形例を示した断面図である。図60を 参照して、本発明の実施の形態4によるDRAMの第3 の変形例は、基本的には図50に示した本発明の実施の 形態4によるDRAMと同様の構造を備える。ただし、 この本発明の実施の形態4によるDRAMの第3の変形 50 例では、キャパシタ下部電極 1 7 0 a の内側表面に粒状 結晶74が形成されている。このため、キャパシタ下部 電極170aの占有面積を大きくすることなく、キャパシタ下部電極170aの表面積を大きくすることができる。これにより、キャパシタの容量を大きくすることができる。その結果、一定のキャパシタ容量を確保しながら、キャパシタ下部電極170aの占有面積を小さくすることができる。これにより、半導体装置の微細化を図ることが可能となる。

【0165】図61~63は、図60に示した本発明の実施の形態4によるDRAMの第3の変形例の製造工程を説明するための断面図である。以下、図61~63を参照して、本発明の実施の形態4によるDRAMの第3の変形例の製造工程を説明する。

【0166】まず、図51~53に示した本発明の実施の形態4によるDRAMの製造工程を実施した後、導電体膜101上に粒状結晶74を実施の形態1などで用いた工程と同様の工程により形成する。このようにして、図61に示すような構造を得る。

【0167】次に、図62に示すように、第3の層間絶縁膜77上に位置する導電体膜101と粒状結晶74とをエッチングにより除去する。なお、ここではCMP法を用いてもよい。

【0168】次に、開口部61の内部におけるサイドウォール100をエッチングにより除去することにより、図63に示すように、キャパシタ下部電極170aと第3の層間絶縁膜77との間に空隙を形成する。

【0169】その後、キャパシタの誘電体膜150(図60参照)などを形成することにより、図60に示したような構造を得る。

【0170】図64は、本発明の実施の形態4によるD RAMの第4の変形例を示した断面図である。図64を 参照して、本発明の実施の形態4によるDRAMの第4 の変形例は、基本的には、図50に示した本発明の実施 の形態4によるDRAMと同様の構造を備える。ただ し、この本発明の実施の形態4によるDRAMの第4の 変形例では、キャパシタ下部電極170aの内側表面お よび外部側面全体に粒状結晶74が形成されている。こ のため、キャパシタ下部電極 170 a の占有面積を大き くすることなく、キャパシタ下部電極170aの表面積 をより大きくできる。これにより、一定のキャパシタ容 量を確保しながら、従来よりキャパシタ下部電極170 aの占有面積をより小さくすることが可能となる。この 結果、半導体装置をより微細化することができる。ま た、ここで、開口部61を形成した後、実施の形態3の ようにこの開口部61の幅をエッチングにより広げるこ とにより、キャパシタ下部電極170aと他のキャパシ タ下部電極との間に位置する第3の層間絶縁膜77の幅 を写真製版加工により形成可能な最終加工寸法よりも小 さくしてもよい。これにより、半導体装置をより高集積 化することが可能となる。

【0171】図65は、図64に示した本発明の実施の 形態4によるDRAMの第4の変形例の製造工程を説明 するための断面図である。図65を参照して、図64に 示した本発明の実施の形態4によるDRAMの第4の変 形例の製造工程を説明する。

48

【0172】まず、図51~55に示した本発明の実施の形態4によるDRAMの製造工程を実施する。その後、キャパシタ下部電極170aの表面に本発明の実施の形態1で用いた工程と同じ工程により粒状結晶74(図65参照)を形成する。このようにして、図65に示すような構造を得る。

【0173】その後、誘電体膜150 (図64参照) などを形成することにより、図64に示したような構造を得る。

【0174】(実施の形態5)図66は、本発明の実施 の形態5によるDRAMを示した断面図である。図66 を参照して、本発明の実施の形態5によるDRAMは、 基本的には図50に示した本発明の実施の形態4による DRAMと同様の構造を備える。ただし、この実施の形 20 態5によるDRAMのキャパシタ下部電極105は、厚 膜型の形状を有している。そして、このように本発明の 実施の形態5によるDRAMでは、キャパシタ下部電極 105の側面と第3の層間絶縁膜77との間に空隙を形 成し、キャパシタ下部電極105の側面上に誘電体膜1 50およびキャパシタ上部電極151を形成しているの で、キャパシタの容量を増大させることができる。ま た、キャパシタ下部電極105の側面と第3の層間絶縁 膜77との間にのみ、後述する製造工程において空隙を 形成するので、このような空隙を形成した状態におい 30 て、キャパシタ下部電極105の底面と第2の層間絶縁 膜37とが接触した状態にすることができる。このた め、上記空隙が形成された状態で、この半導体装置が形 成されている半導体基板を洗浄するような工程を実施し ても、このキャパシタ下部電極105の底面と接触して いる第2の層間絶縁膜37が補強部材として作用し、上 記洗浄工程などにおける物理的な振動によりキャパシタ 下部電極105の一部が折損するというような問題の発 生を防止できる。

【0175】また、キャパシタ下部電極105が第3の40 層間絶縁膜77に埋込まれた状態になっているので、このキャパシタ下部電極105に起因して、メモリセル領域と周辺回路領域等における第4の層間絶縁膜205の上部表面に段差が発生することを防止できる。このため、第4の層間絶縁膜205上にアルミニウムなどからなる配線層を写真製版加工により形成する場合にも、第4の層間絶縁膜205の上部表面に段差があることを防止できる。このため、上記配線層のパターンが不鮮明になることを防止できる。このため、上記配線層の断線や短絡といった問題が50発生することを防止できる。この結果、高集積化を図る

と同時に、キャパシタの容量を確保するとともに、高い 信頼性を有する半導体装置を得ることができる。

【0176】また、この実施の形態5において、開口部61の幅をエッチングにより広げることにより、キャパシタ下部電極105と他のキャパシタ下部電極との間に位置する第3の層間絶縁膜77の一部の幅を写真製版加工により形成可能な最小加工寸法より小さくしてもよい。これにより、従来よりもキャパシタ下部電極105と他のキャパシタ下部電極との間の間隔を小さくすることができる。この結果、半導体装置をより高集積化することも可能となる。

【0177】図67~69は、図66に示した本発明の実施の形態5によるDRAMの製造工程を説明するための断面図である。図67~69を参照して、以下に本発明の実施の形態5によるDRAMの製造工程を説明する。

【0178】まず、図51および52に示した本発明の実施の形態4によるDRAMの製造工程を実施した後、図67に示すように第3の層間絶縁膜77上と開口部61内部とに、アモルファスシリコンなどからなる誘電体膜104を形成する。

【0179】次に、ドライエッチングもしくはCMP法を用いて、第3の層間絶縁膜77上に位置する誘電体膜104の一部を除去することにより、図68に示すような構造を得る。このようにして、キャパシタ下部電極105が形成される。

【0180】次に、図69に示すようにサイドウォール 100 (図68参照) をエッチングにより除去すること により、キャパシタ下部電極105と第3の層間絶縁膜 77との間に空隙を形成する。

【0181】その後、キャパシタ下部電極105の表面と第3の層間絶縁膜77上とに誘電体膜150(図66参照)などを形成することにより、図66に示すような構造を得る。なお周辺回路領域は図3~13に示した本発明の実施の形態1によるDRAMの周辺回路領域と同様の製造工程により形成される。

【0182】図70は、本発明の実施の形態5によるDRAMの変形例を示した断面図である。図70を参照して、本発明の実施の形態5によるDRAMの変形例は、基本的には図66に示した本発明の実施の形態5によるDRAMと同様の構造を備える。ただし、この本発明の実施の形態5によるDRAMの変形例では、キャパシタ下部電極105の表面に粒状結晶74が形成されている。このため、図66に示した本発明の実施の形態5による効果に加えて、キャパシタ下部電極105の占有面積を大きくすることが可能となる。これにより、キャパシタの容量を大きくすることができる。このため、一定のキャパシタ容量を確保しながら、従来よりキャパシタ下部電極105の占有面積をより小さくすることがで

きる。この結果、半導体装置をより微細化することがで きる。

【0183】図71は、図70に示した本発明の実施の 形態5によるDRAMの変形例の製造工程を説明するた めの断面図である。図71を参照して、以下に本発明の 実施の形態5によるDRAMの製造工程を説明する。

【0184】まず、図67~69に示した本発明の実施の形態5によるDRAMの製造工程を実施した後、図71に示すように、キャパシタ下部電極105の表面に粒10状結晶74を形成する。この粒状結晶74の形成工程としては、実施の形態1において用いた粒状結晶を形成する工程と同様の工程を用いる。

【0185】その後、第3の層間絶縁膜77上とキャパシタ下部電極105の表面上とに誘電体膜150(図70参照)などを形成することにより、図70に示すような構造を得る。

【0186】(実施の形態6)図72は、本発明の実施の形態6によるDRAMを示した断面図である。図72におけるメモリセル領域の断面図は、図1に示したDR20AMのメモリセルの平面模式図における線分700-700における断面を示している。

【0187】図72を参照して、本発明の実施の形態6 によるDRAMのメモリセル領域においては、半導体基 板1の主表面に活性領域39を囲むようにトレンチ分離 酸化膜40が形成されている。半導体基板1の主表面に は、ソース/ドレイン領域201b、201cが形成さ れている。半導体基板1の主表面上には、ゲート絶縁膜 42bを介してゲートで43bが形成されている。ゲー ト電極43b上にはシリコン窒化膜44bが形成されて 30 いる。シリコン窒化膜44bとゲート電極43bとゲー ト絶縁膜42bとの側面には、シリコン窒化膜からなる サイドウォール46c、46dが形成されている。シリ コン窒化膜44bとサイドウォール46c、46dと半 導体基板1の主表面上とには、ノンドープトシリコン酸 化膜47が形成されている。ノンドープトシリコン酸化 膜47上には、第1の層間絶縁膜48が形成されてい る。第1の層間絶縁膜48上には、ドープトポリシリコ ン膜52と高融点金属シリサイド膜53とからなるビッ ト線174が形成されている。ビット線174上には、 40 シリコン窒化膜54が形成されている。シリコン窒化膜 54とビット線174との側面には、シリコン窒化膜か らなるサイドウォール55a、55bが形成されてい る。シリコン窒化膜54とサイドウォール55a、55 bと第1の層間絶縁膜48との上には、第2の層間絶縁 膜37が形成されている。第1および第2の層間絶縁膜 48、37とノンドープトシリコン酸化膜47との一部 を除去することにより、開口部110が形成されてい る。そして、この第2の層間絶縁膜37は、メモリセル 領域から周辺回路領域にまで延在するように形成されて 50 いる。開口部110の内部には、アモルファスシリコン

もしくはポリシリコンからなるキャパシタ下部電極11 2が、その一部が第2の層間絶縁膜37の上方に延びるように形成されている。キャパシタ下部電極112上と第2の層間絶縁膜37上とに、誘電体膜150が形成されている。誘電体膜150上には、キャパシタ上部電極151が形成されている。キャパシタ下部電極151上には、第3の層間絶縁膜205が形成されている。そして、この実施の形態6によるDRAMの周辺回路領域における構造は、基本的に図2に示した本発明の実施の形態1によるDRAMと同様である。

【0188】このように、本発明の実施の形態6による DRAMでは、キャパシタ下部電極112が、第2の層 間絶縁膜37に部分的に埋込まれた状態になっている。 このため、従来と比べて、メモリセル領域における第2 の層間絶縁膜37の上部表面と、キャパシタ下部電極1 12の頂面との段差を小さくすることができる。これに より、第3の層間絶縁膜205をメモリセル領域と周辺 回路領域とに形成した場合でも、第3の層間絶縁膜20 5の上部表面において、メモリセル領域と周辺回路領域 との間における段差を小さくすることができる。この結 果、第3の層間絶縁膜205上にアルミニウムなどから なる配線層を写真製版加工により形成する場合にも、第 3の層間絶縁膜205の上部表面の段差に起因して、こ の配線層のパターンが不鮮明になることを防止できる。 その結果、この配線層のパターンが不鮮明なために上記 配線層の断線や短絡といった問題の発生を防止できる。 この結果、高集積化を図ると同時にキャパシタの容量を 確保するとともに、高い信頼性を有する半導体装置を得 ることができる。

【0189】また、図72に示すように、キャパシタ下部電極112とシリコン窒化膜54とサイドウォール55bとが接触しているので、後述する製造工程において、開口部110を形成するためのエッチングにおいて、シリコン窒化膜54とサイドウォール55bとをマスクとして利用できる。このため、従来のように、キャパシタ下部電極と、半導体基板1の主表面におけるソース/ドレイン領域201bとを接続するためのコンタクトホールを形成するために、レジストパターンのパターニングをする工程が不要となる。このため、製造工程数を削減することができる。

【0190】図73~77は、図72に示した本発明の実施の形態6によるDRAMの製造工程を説明するための断面図である。図73~77を参照して、以下に本発明の実施の形態6によるDRAMの製造工程を説明する。

【0191】まず、半導体基板1(図73参照)の主表面に活性領域39を囲むようにトレンチ分離酸化膜40(図73参照)を形成する。半導体基板1の主表面上にゲート絶縁膜となるシリコン酸化膜(図示せず)を形成する。シリコン酸化膜上にゲート電極となるポリシリコ

52 ン膜(図示せず)を形成する。ポリシリコン膜上にシリ コン窒化膜(図示せず)を形成する。シリコン窒化膜上 にレジストパターン(図示せず)を形成し、このレジス トパターンをマスクとして、上記シリコン窒化膜、ポリ シリコン膜、シリコン酸化膜の一部をエッチングにより 除去する。このようにして、ゲート絶縁膜42b(図7 3参照)、ゲート電極43b (図73参照)、シリコン 窒化膜44b(図73参照)を形成する。その後、レジ ストパターンを除去する。次に、全体を覆うようにシリ 10 コン窒化膜(図示せず)を形成する。このシリコン窒化 膜の一部を異方性エッチングにより除去することによ り、ゲート絶縁膜42b、ゲート電極43b、シリコン 窒化膜44bの側面にサイドウォール46c、46d (図73参照)を形成する。全体を覆うように、ノンド ープトシリコン酸化膜47(図73参照)を形成する。 ノンドープトシリコン酸化膜47上に第1の層間絶縁膜 48 (図73参照)を形成する。第1の層間絶縁膜48 上にドープトポリシリコン膜(図示せず)を形成する。 ドープトポリシリコン膜上に高融点金属シリサイド膜 (図示せず) を形成する。高融点金属シリサイド膜上に シリコン窒化膜(図示せず)を形成する。シリコン窒化 膜上にレジストパターン(図示せず)を形成した後、こ のレジストパターンをマスクとして、上記シリコン窒化 膜、高融点金属シリサイド膜、ドープトポリシリコン膜 の一部を除去することにより、ドープトポリシリコン膜 52 (図73参照) と髙融点金属シリサイド膜53 (図 73参照)とからなるビット線174 (図73参照)と シリコン窒化膜54 (図73参照)とを形成する。全体 を覆うようにシリコン窒化膜(図示せず)を形成した 30 後、このシリコン窒化膜の一部を異方性エッチングによ り除去することにより、サイドウォール55a、55b (図73参照)を形成する。シリコン窒化膜54上に第 2の層間絶縁膜37(図73参照)を形成する。第2の 層間絶縁膜37上にボロンドープトシリコン酸化膜60 (図73参照)を形成する。このようにして、図73に 示すような構造を得る。なお、周辺回路領域における電 界効果型トランジスタおよび配線の製造工程は、本発明 の実施の形態1によるDRAMの周辺回路領域の電界効 果型トランジスタおよび配線の製造工程と同様である。 【0192】次に、ボロンドープトシリコン酸化膜60 上にレジストパターン(図示せず)を形成した後、この レジストパターンをマスクとして用いて、ボロンドープ トシリコン酸化膜60と第2の層間絶縁膜37と第1の 層間絶縁膜48とノンドープトシリコン酸化膜47との 一部を除去することにより、開口部110(図74参 照)を形成する。この開口部110を形成するエッチン グにおいては、シリコン窒化膜54、44bと、サイド ウォール55b、46cとが、マスクの一部として使用 されることになり、開口部110を自己整合的にソース

50 /ドレイン領域201bにまで到達させることができ

10

る。その後、レジストパターンを除去することにより、 図74に示すような構造を得る。

【0193】ここで、開口部110の幅を等方性エッチ ングを用いることによって、この開口部110の幅を広 げてもよい。これにより、開口部110と他のキャパシ タ下部電極のための開口部との間に位置する第2の層間 絶縁膜37の一部の幅を写真製版加工による形成可能な 最小加工寸法よりも小さくすることが可能となる。これ により、この開口部110においてキャパシタ下部電極 112 (図72参照)を形成した場合にも、このキャパ シタ下部電極112と他のキャパシタ下部電極との間の 間隔を従来よりも小さくすることができる。この結果、 半導体装置をより高集積化することが可能となる。

【0194】次に、図75に示すように、ボロンドープ トシリコン酸化膜60上と開口部110の内部とにアモ ルファスシリコンなどからなる導電体膜111を形成す る。

【0195】次に、図76に示すように、ボロンドープ トシリコン酸化膜60上に位置する導電体膜111(図 75参照)をドライエッチングもしくはCMP法を用い て除去することにより、キャパシタ下部電極112を形 成する。

【0196】次に、図77に示すように、ボロンドープ トシリコン酸化膜(図76参照)をエッチングにより除 去する。

【0197】その後、キャパシタ下部電極112上と第 2の層間絶縁膜37上とに誘電体膜150 (図72参 照)などを形成することにより、図72に示すような構 造を得る。

【0198】図78は、本発明の実施の形態6によるD RAMの第1の変形例を示した断面図である。図78を 参照して、本発明の実施の形態6によるDRAMの第1 の変形例は、基本的には図72に示した本発明の実施の 形態6によるDRAMと同じ構造を備える。但し、この 本発明の実施の形態6によるDRAMの第1の変形例で は、キャパシタ下部電極112の内部表面に粒状結晶7 4が形成されている。このため、キャパシタ下部電極1 12の半導体基板1上での占有面積を大きくすることな く、キャパシタ下部電極112の表面積を大きくするこ とができる。これにより、キャパシタの容量を大きくす ることができる。この結果、一定のキャパシタ容量を確 保しつつキャパシタ下部電極112の占有面積を小さく することができる。この結果、半導体装置をより微細化 することができる。

【0199】この実施の形態6によるDRAMの第1の 変形例の製造工程としては、図73~75に示した本発 明の実施の形態6によるDRAMの製造工程を実施した 後、図22に示した本発明の実施の形態1によるDRA Mの第3の変形例の製造工程を実施する。その後、図7

54 AMの製造工程を実施することにより、図78に示すよ うな構造を得ることができる。

【0200】図79は、本発明の実施の形態6によるD RAMの第2の変形例を示した断面図である。図79を 参照して、本発明の実施の形態6によるDRAMの第2 の変形例は、基本的には図72に示した本発明の実施の 形態6によるDRAMと同様の構造を備える。しかし、 この図79に示した本発明の実施の形態6によるDRA Mの第2の変形例では、キャパシタ下部電極112の内 側表面および外部側面にも粒状結晶74が形成されてい る。このため、キャパシタ下部電極112の占有面積を 大きくすることなく、キャパシタ下部電極112の表面 積を大きくすることができる。このため、一定のキャパ シタ容量を確保しながら、よりキャパシタ下部電極11 2の占有面積を小さくすることが可能となる。

【0201】図80は、図79に示した本発明の実施の 形態6によるDRAMの第2の変形例の製造工程を説明 するための断面図である。図80を参照して、以下に本 発明の実施の形態6によるDRAMの第2の変形例の製 20 造工程を説明する。

【0202】まず、図73~77に示した本発明の実施 の形態6によるDRAMの製造工程を実施した後、キャ パシタ下部電極112の表面に粒状結晶74 (図80参 照)を形成する。この粒状結晶74の形成工程として・ は、本発明の実施の形態1において粒状結晶を形成する のに用いた工程を用いる。このようにして、図80に示 すような構造を得る。

【0203】その後、粒状結晶74上と第2の層間絶縁 膜37上とに誘電体膜150(図79参照)などを形成 30 することにより、図79に示すような構造を得る。

【0204】図81は、本発明の実施の形態6によるD RAMの第3の変形例を示した断面図である。図81を 参照して、本発明の実施の形態6によるDRAMの第3 の変形例は、基本的には図72に示した本発明の実施の 形態6によるDRAMと同様の構造を備える。ただし、 この本発明の実施の形態6によるDRAMの第3の変形 例では、キャパシタ下部電極92が厚膜型となるように 形成されている。そして、この図81に示した本発明の 実施の形態6によるDRAMの第3の変形例において も、図72に示した本発明の実施の形態6によるDRA

Mと同様の効果が得られる。

【0205】この図81に示した本発明の実施の形態6 によるDRAMの第3の変形例の製造工程としては、ま ず、図73および74に示した、本発明の実施の形態6 によるDRAMの製造工程を実施した後、図28および 29に示した本発明の実施の形態2によるDRAMの製 **造工程を実施する。このようにして、図81に示すよう** な構造を得る。

【0206】図82は、本発明の実施の形態6によるD 6および77に示した本発明の実施の形態6によるDR 50 RAMの第4の変形例を示した断面図である。図82を 参照して、本発明の実施の形態6によるDRAMの第4の変形例は、基本的には図81に示した本発明の実施の形態6によるDRAMの第3の変形例と同様の構造を備える。しかし、この図82に示した第4の変形例では、キャパシタ下部電極92の側面にサイドウォール96、97を備えている。サイドウォール96、97は、その表面の少なくとも1部が曲面状に形成されている。このため、キャパシタ下部電極92にサイドウォール96、97を形成しない場合よりも、キャパシタ下部電極92の側面における表面積を大きくすることができる。これ 10により、キャパシタ容量を大きくすることが可能となる。このため、一定のキャパシタ容量を確保しながら、従来よりキャパシタ下部電極の占有面積を小さくすることができる。この結果、半導体装置をより微細化することができる。

【0207】この図82に示した本発明の実施の形態6によるDRAMの第4の変形例の製造工程としては、図73および74に示した本発明の実施の形態6によるDRAMの製造工程を実施した後、図28および29に示した本発明の実施の形態2によるDRAMの製造工程を実施する。その後、図31、32に示した本発明の実施の形態2によるDRAMの第1の変形例の製造工程を実施する。このようにして、図82に示すような構造を得る。

【0208】図83は、本発明の実施の形態6によるD RAMの第5の変形例を示した断面図である。図83を 参照して、本発明の実施の形態6によるDRAMの第5 の変形例は、基本的には図82に示した本発明の実施の 形態6によるDRAMの第4の変形例と同様の構造を備 えるが、キャパシタ下部電極92の側面に形成されたサ イドウォール96、97の表面に粒状結晶98をさらに 備える。このため、この本発明の実施の形態6によるD RAMの第5の変形例は、粒状結晶98を備えるので、 キャパシタ下部電極92の占有面積を大きくすることな く、キャパシタ下部電極の表面積をさらに大きくするこ とができる。これにより、キャパシタの容量を大きくす ることができる。これにより、一定のキャパシタ容量を 確保しながら、従来よりキャパシタ下部電極92の占有 面積を小さくすることができ、半導体装置をより微細化 することができる。

【0209】この図83に示した本発明の実施の形態6によるDRAMの第5の変形例の製造工程としては、まず、図73および74に示した本発明の実施の形態6によるDRAMの製造工程を実施した後、図28および29に示した本発明の実施の形態2によるDRAMの製造工程を実施する。そして、図31および32に示した本発明の実施の形態2によるDRAMの第1の変形例の製造工程を実施した後、図36に示した本発明の実施の形態2によるDRAMの第3の変形例の製造工程を実施する。このようにして、図83に示すような構造を得る。

【0210】図84は、本発明の実施の形態6によるDRAMの第6の変形例を示した断面図である。図84を参照して、本発明の実施の形態6によるDRAMの第6の変形例は、基本的には図83に示した本発明の実施の形態6によるDRAMの第5の変形例と同様の構造を備える。ただし、この図84に示した第6の変形例では、キャパシタ下部電極92の上部表面にも粒状結晶98が形成されている。このため、キャパシタ下部電極92の占有面積を大きくせずに、キャパシタ下部電極92の表面積をより大きくすることができる。これにより、図83に示した本発明の実施の形態6によるDRAMの第5の変形例と同様の効果が得られる。

56

【0211】この図84に示した本発明の実施の形態6によるDRAMの第6の変形例の製造工程は、図83に示した本発明の実施の形態6によるDRAMの第5の変形例の製造工程によりサイドウォール96、97を形成した後、図38に示す本発明の実施の形態2によるDRAMの第4の変形例の製造工程を実施することにより、図84に示すような構造を得る。

【0212】 (実施の形態7) 図85は、本発明の実施 20 の形態7によるDRAMのメモリセルの平面模式図であ る。この実施の形態7によるDRAMのメモリセルは、 基本的には図1に示した本発明の実施の形態1によるD RAMのメモリセルと同様の構造を備える。しかし、こ の実施の形態7によるDRAMにおいては、コンタクト ホール49の幅よりもビット線174の幅の方が小さく なっている。そして、線分500-500における断面 を、図86に示す。図86を参照して、本発明の実施の 形態7によるDRAMは、基本的には図16に示した本 30 発明の実施の形態1によるDRAMの第1の変形例と同 様の構造を備える。ただし、この図86に示した本発明 の実施の形態7によるDRAMは、ビット線174の幅 がコンタクトホール49の幅よりも小さくなるように形 成されている。このため、図16に示した本発明の実施 の形態1によるDRAMの第1の変形例による効果に加 えて、従来のように、ビット線174の幅をコンタクト ホール49の幅よりも大きくする場合に比べて、半導体 装置をより微細化することができる。また、ビット線1 74は第2の層間絶縁膜37と直接接触しており、ビッ 40 ト線174と第2の層間絶縁膜37との間にシリコン窒 化膜などの配線保護絶縁膜は形成されていない。このた め、従来のように、ビット線174上に配線保護絶縁膜 を形成する場合よりも、メモリセル領域において形成さ れる層の数を削減することができる。これにより、メモ リセル領域における第4の層間絶縁膜205の上部表面 の髙さを低くすることが可能となり、第4の層間絶縁膜 205の上部表面のメモリセル領域における高さと周辺 回路領域における高さとの段差をより低減することが可 能となる。これにより、第4の層間絶縁膜205上にア 50 ルミニウムなどからなる配線層を写真製版加工により形

成する場合にも、第4の層間絶縁膜205の上部表面における上記段差に起因して、この配線層のパターンが不鮮明になることを防止できる。これにより、上記配線層の断線や短絡といった欠陥の発生を防止でき、高集積化しつつキャパシタの容量を確保するとともに高い信頼性を有する半導体装置を得ることができる。

57

【0213】この図86に示した本発明の実施の形態7によるDRAMの製造工程は、基本的には図16に示した本発明の実施の形態1によるDRAMの第1の変形例の製造工程と同様であるが、図7に示した製造工程において、コンタクトホール49の内部にチタンなどの高融点金属膜127およびタングステン膜126を形成する。そして、このタングステン膜126上にレジストパターンを形成した後、このレジストパターンをマスクとして、タングステン膜126と高融点金属膜127との一部をエッチングにより除去することによって、図86に示すようなビット線174を形成する。そして、このビット線174上には、シリコン窒化膜などの配線保護絶縁膜を形成しないので、第2の層間絶縁膜37を形成した後、その表面の平坦化がより容易になる。

【0214】図87は、本発明の実施の形態7によるDRAMの変形例を示した断面図である。図87を参照して、本発明の実施の形態7によるDRAMの変形例は、基本的には図86に示した本発明の実施の形態7によるDRAMの変形例でよるDRAMと同様の構造を備える。ただし、この図87に示した本発明の実施の形態7によるDRAMの変形例では、コンタクトホール49の内部にリンドープトポリシリコンからなるプラグ128を形成する。このプラグ128を形成する。このプラグ128を形成する。このプラグ128上にチタンなどの高融点金属膜127とタングステン膜126とからなるビット線174を形成する。そして、このビット線174の幅はコンタクトホール49の幅よりも小さくなるように形成されている。このように形成することで、図86に示した本発明の実施の形態7によるDRAMと同様の効果が得られる。

【0215】図87に示した本発明の実施の形態7によるDRAMの変形例の製造工程は、基本的には図86に示した本発明の実施の形態7によるDRAMと同様である。ただし、この図87に示した実施の形態7によるDRAMの変形例のビット線174を形成する工程は、まずコンタクトホール49の内部にリンドープトポリシリコンからなるプラグ128を形成した後、ビット線174を形成している。

【0216】(実施の形態8)図88は、本発明の実施の形態8によるDRAMの断面図である。この実施の形態8によるDRAMのメモリセル領域の構造は、基本的には図2に示した本発明の実施の形態1によるDRAMのメモリセル領域の構造と同様である。また、実施の形態8によるDRAMの周辺回路領域の構造は、基本的には図2に示した本発明の実施の形態1によるDRAMの周辺回路領域の構造と同様である。しかし、この図88

に示した本発明の実施の形態8によるDRAMでは、周 辺回路領域において、第4の層間絶縁膜205上に形成 される配線とキャパシタ上部電極151とを接続するた めのコンタクトホール135が形成されている。また、 コンタクトホール135の下に位置する領域には、周辺 回路領域における電界効果トランジスタなどの周辺回路 素子を保護するためのダミー配線138が形成されてい る。このように、ダミー配線138を備えるので、コン タクトホール135を形成するエッチングにおいて、コ 10 ンタクトホール135がキャパシタ上部電極151およ び誘電体膜150を突き抜けてその下に位置する第3の 層間絶縁膜59などに到達した場合でも、ドープトポリ シリコン膜52と高融点金属シリサイド膜53とからな るダミー配線138においてそのエッチングの進行を停 止させることができる。その結果、このダミー配線13 8の下に位置する上記周辺回路素子が上記エッチングに よって損傷を受けることを防止できる。これにより、半 導体装置がこの周辺回路素子の損傷に起因して動作不良 を起こすことを防止できる。この結果、信頼性の高い半 20 導体装置を得ることができる。

【0217】この図88に示した本発明の実施の形態8によるDRAMの製造工程は、基本的には図3~14に示した本発明の実施の形態1によるDRAMの製造工程と同様である。ただし、ダミー配線138は、図2に示した周辺回路領域における配線202と同じ工程において形成される。

【0218】図89は、本発明の実施の形態8によるDRAMの第1の変形例を示した断面図である。図89を参照して、本発明の実施の形態8によるDPAMの第1の変形例は、基本的には図88に示した本発明の実施の形態8によるDRAMの所態8によるDRAMの第1の変形例では、周辺回路領域において、コンタクトホール135の下に位置する領域には、周辺回路領域における配線および電界効果型トランジスタなどの周辺回路素子が形成されていない。これにより、コンタクトホール135を形成するためのエッチング工程において、コンタクトホール135がキャパシタ上部電極151などを突き抜けてその下に位置する第3の層間絶縁膜59に到達した場合にも、上記エッチングによって周辺回路素子が損傷を受けることがない。

【0219】図89に示した本発明の実施の形態8によるDRAMの第1の変形例の製造工程は、基本的には図88に示した本発明の実施の形態8によるDRAMの製造工程と同様である。ただし、コンタクトホール135と周辺回路素子とは、それぞれ平面的に重ならない領域に形成する。

【0220】図90は、本発明の実施の形態8によるDRAMの第2の変形例を示した断面図である。図90を参照して、本発明の実施の形態8によるDRAMの第2

電極151の垂直方向の厚さを厚くしているので、コン タクトホール135を形成するエッチングの際、コンタ クトホール135がキャパシタ上部電極151を突き抜 けて第2の層間絶縁膜37にまで到達することを防止で

きる。また、開口部303の幅およびキャパシタ上部電

60

極151の膜厚を調整することで、コンタクトホール1 35の到達深さを任意に変更することができる。

【0223】図91に示した本発明の実施の形態8によ るDRAMの第3の変形例の製造工程は、基本的には図 90に示した本発明の実施の形態8によるDRAMの第 10 2の変形例の製造工程と同様である。

【0224】ここで、一定のキャパシタ容量を確保しな がら高集積化を可能とし、かつ高い信頼性を有する半導 体装置を得るためには、メモリセル領域や周辺回路領域 において用いられる配線についても、より低抵抗かつ低 容量の配線が求められる。

【0225】図118は、ダマシン法を用いて形成され た従来の配線を示す断面図である。図118を参照し て、従来の配線は、半導体基板1001の主表面上にシ 20 リコン窒化膜1002が形成されている。シリコン窒化 膜1002上にはノンドープトシリコン酸化膜1143 が形成されている。ノンドープトシリコン酸化膜114 3とシリコン窒化膜1002との一部を除去することに より、開口部1003が形成されている。開口部100 3の内部にはポリシリコンからなる配線1005が形成 されている。

【0226】図119および120は、図118に示し た従来の配線の製造工程を説明するための断面図であ る。図119および120を参照して、以下に従来の配。 30 線の製造工程を説明する。

【0227】まず、半導体基板1001(図119参 照)の主表面上にシリコン窒化膜1002(図119参 照)を形成する。このシリコン窒化膜1002はシリコ ン酸化窒化膜またはシリコン窒化膜とシリコン酸化窒化 膜との積層構造を有する膜でもよい。シリコン窒化膜 1 002上にノンドープトシリコン酸化膜1143(図1 19参照)を形成する。このノンドープトシリコン酸化 膜1143はリンあるいはボロンをドープしたシリコン 酸化膜でもよい。このノンドープトシリコン酸化膜11 40 43上にレジストパターン(図示せず)を形成した後、 このレジストパターンをマスクとして、ノンドープトシ リコン酸化膜1143とシリコン窒化膜1002との一 部を除去することにより、開口部1003(図119参 照)を形成する。このようにして、図119に示すよう な構造を得る。

【0228】次に、図120に示すように、ノンドープ トシリコン酸化膜1143上と開口部1003の内部と にポリシリコン膜1004を形成する。このポリシリコ ン膜1004は、アモルファスシリコンを用いてもよ

の変形例のメモリセル領域は、基本的に図88に示した 本発明の実施の形態8によるDRAMと同様の構造を備 える。そして、周辺回路領域においては、第3の層間絶 縁膜59とシリコン窒化膜58との一部を除去すること により、開口部303が形成されている。開口部303 の内部には、メモリセル領域におけるキャパシタ下部電 極170aと同様の材質からなるダミーのキャパシタ下 部電極140が形成されている。第3の層間絶縁膜59 上とダミーのキャパシタ下部電極140上とには、誘電 体膜150が形成されている。誘電体膜150上にはキ ャパシタ上部電極151が形成されている。そして、コ ンタクトホール135は、ダミーのキャパシタ下部電極 140の底部においてキャパシタ上部電極151に到達 している。このように、ダミーのキャパシタ下部電極1 40を形成し、その上部に位置する領域においてコンタ クトホール135を形成するので、コンタクトホール1 35の深さを、図88に示した本発明の実施の形態8に よるDRAMにおけるコンタクトホール135の深さよ りも深くすることができる。これにより、周辺回路領域 における配線層202(図2参照)にまで到達させる他 のコンタクトホール(図示せず)と、本発明の実施の形 態8によるDRAMのコンタクトホール135(図90 参照)との深さの差を短縮することができる。その結 果、コンタクトホール135を形成するためのエッチン グにおいて、コンタクトホール135の底部においてキ ャパシタ上部電極151が過剰にエッチングされること を防止できる。この結果、そのエッチングがキャパシタ 上部電極151を突き抜けてその下の第2の層間絶縁膜 37にすで到達することを防止できる。

【0221】この図90に示した本発明の実施の形態8 によるDRAMの第2の変形例の製造工程は、基本的に は図89に示した本発明の実施の形態8によるDRAM の第1の変形例と同様であるが、ダミーのキャパシタ下 部電極140は、メモリセル領域におけるキャパシタ下 部電極170aを形成する工程により、キャパシタ下部 電極170aと同時に形成する。

【0222】図91は、本発明の実施の形態8によるD RAMの第3の変形例を示した断面図である。図91を 参照して、本発明の実施の形態8によるDRAMの第3 の変形例は、基本的には図90に示した本発明の実施の 形態8によるDRAMの第2の変形例と同様の構造を備 える。ただし、図91に示した本発明の実施の形態8に よるDRAMの第3の変形例では、ダミーのキャパシタ 下部電極140の水平方向の幅を小さくし、ダミーのキ ャパシタ下部電極140の内部におけるキャパシタ上部 電極151の垂直方向の厚さを図90に示した第2の変 形例よりも厚くしている。そして、この垂直方向の厚さ が厚くなっているキャパシタ上部電極151の上部にコ ンタクトホール135が形成されている。このように、 コンタクトホール135の下に位置するキャパシタ上部 50 い。また、リンまたはヒ素をドープしてもよいし不純物 をドープしなくてもよい。また、タングステンあるはチタンなどの高融点金属膜を用いてもよいし上記高融点金属のシリサイドを用いてもよい。また銅あるいはアルミニウムといった金属膜を用いてもよいしこれらを積層した構造を用いてもよい。

【0229】その後、ノンドープトシリコン酸化膜1143上に位置するポリシリコン膜1004をエッチングもしくはCPM法を用いて除去することにより、図118に示すような構造を得る。

【0230】また、従来提案されている配線の構造のもう1つの例としては、図121に示すようなものが挙げられる。図121を参照して、従来のもう1つの提案された配線は、半導体基板1001の主表面上にシリコン窒化膜1002上にはノンドープトシリコン酸化膜1143が形成されている。ノンドープトシリコン酸化膜1143だのされている。ノンドープトシリコン酸化膜1143だりコン窒化膜1002との一部を除去することにより、開口部1003が形成されている。開口部1003の内部には、ポリシリコンからなる配線1015が形成されている。配線1015の表面には粒状結晶1016が形成されている。このように、配線1015の表面に粒状結晶1016が形成されている。このように、配線1015の表面に粒状結晶1016が形成されているので、配線1015の抵抗を下げることができる。

【0231】図122~124は、図121に示した従来の提案されているもう1つの配線の製造工程を説明するための断面図である。以下、図122~124を参照して、従来の提案されているもう1つの配線の製造工程を説明する。

【0232】半導体基板1001(図122参照)の主表面上にシリコン窒化膜1002(図122参照)を形成する。シリコン窒化膜1002上にノンドープトシリコン酸化膜1143(図122参照)を形成する。ノンドープトシリコン酸化膜1143上にレジストパターン(図示せず)を形成した後、このレジストパターンをマスクとして、ノンドープトシリコン酸化膜1143とシリコン窒化膜1002との一部をエッチングにより除去することにより、開口部1003(図122参照)を形成する。その後、レジストパターンを除去する。このようにして、図122に示すような構造を得る。

【0233】次に、図123に示すように、開口部1003の内部とノンドープトシリコン酸化膜1143上とにポリシリコンからなる導電体膜1014を形成する。

【0234】次に、ノンドープトシリコン酸化膜1143上に位置する導電体膜1014の一部をエッチングにより除去することにより、図124に示すような構造を得る。この後、配線1015の表面に、本発明の実施の形態1の変形例で用いた工程と同様の工程により粒状結晶1016(図121参照)を形成する。このようにして、図121に示すような構造を得る。

【0235】このように、従来も低抵抗な配線が提案さ 50

れてはいるが、半導体装置の微細化が進み、従来の提案されている配線においても配線抵抗の上昇によるアクセスの遅延などデバイス特性の劣化が問題となってきている。このため、配線のさらなる低抵抗化および低容量化が求められている。そして、このような要求を満たす配線を得る目的で、本発明においてキャパシタ下部電極の形状に適用された構造を応用することができる。以下に、このような考えに基づいた本発明の実施の形態8によるDRAMにおける配線の変形例を説明する。

62

10 【0236】図92は、本発明の実施の形態8によるD RAMの配線の第1の変形例を示した断面図である。図 92を参照して、本発明の実施の形態8によるDRAM の配線の第1の変形例は、半導体基板1の主表面上にシ リコン窒化膜2を形成している。シリコン窒化膜2上に ノンドープトシリコン酸化膜143が形成されている。 ノンドープトシリコン酸化膜143とシリコン窒化膜2 とに部分的に埋込まれた状態になるように、ポリシリコ ンからなる配線5が形成されている。配線5の内側表面 と外側側面とには粒状結晶9が形成されている。このよ 20 うに、配線5をノンドープトシリコン酸化膜143の上 部表面より上に延びるように形成するので、配線5の占 有面積を小さくしても、配線5の断面積を大きくするこ とができる。これにより、配線5の抵抗を低減すること ができる。また、配線5の表面に粒状結晶9を形成して いるので、より低抵抗な配線を得ることができる。

【0237】図93~96は、図92に示した本発明の 実施の形態8によるDRAMの配線の第1の変形例の製 造工程を説明するための断面図である。以下、図93~ 96を参照して、本発明の実施の形態8によるDRAM 30 の配線の第1の変形例の製造工程を説明する。

【0238】まず、半導体基板1 (図93参照)の主表面上にシリコン窒化膜2 (図93参照)を形成する。シリコン窒化膜2上にノンドープトシリコン酸化膜143 (図93参照)を形成する。ノンドープトシリコン酸化膜143上にボロンドープトシリコン酸化膜6 (図93参照)を形成する。ボロンドープトシリコン酸化膜6上にレジストパターン(図示せず)を形成した後、このレジストパターンをマスクとして、ボロンドープトシリコン酸化膜6とノンドープトシリコン酸化膜143とシリコン窒化膜2との一部を異方性エッチングにより除去する。これにより、開口部3 (図93参照)を形成する。その後、レジストパターンを除去することにより、図93に示すような構造を得る。

【0239】次に、図94に示すように、ボロンドープトシリコン酸化膜6上と開口部3の内部とにポリシリコン膜4を形成する。

【0240】次に、ボロンドープトシリコン酸化膜6上に位置するポリシリコン膜4をエッチングもしくはCM P法により除去することにより、図95に示すような構造を得る。 【0241】次に、ボロンドープトシリコン酸化膜6をエッチングにより除去することにより、図96に示すような構造を得る。

【0242】その後、本発明の実施の形態1の変形例において用いた工程を応用して、配線5の表面に粒状結晶9(図92参照)を形成することにより、図92に示すような構造を得る。

【0243】図97~100は、図92に示した本発明の実施の形態8によるDRAMの配線の第1の変形例のプロセスの変形例を説明するための断面図である。以下、図97~100を参照して、本発明の実施の形態8によるDRAMの配線の第1の変形例の製造工程の変形例を説明する。

【0244】半導体基板1(図97参照)上にシリコン窒化膜2(図97参照)を形成する。シリコン窒化膜2上にノンドープトシリコン酸化膜143(図97参照)を形成する。ノンドープトシリコン酸化膜143上にレジストパターン(図示せず)を形成した後、このレジストパターンをマスクとして、ノンドープトシリコン酸化膜143とシリコン窒化膜2との一部を異方性エッチングにより除去する。これにより、開口部3(図97参照)を形成する。このようにして、図97に示すような構造を得る。

【0245】次に、ノンドープトシリコン酸化膜143 上と開口部3の内部とにポリシリコン膜4(図98参 照)を形成する。このようにして、図98に示すような 構造を得る。

【0246】次に、ノンドープトシリコン酸化膜143上に位置するポリシリコン膜4をエッチングもしくはCMP法により除去することにより、図99に示すような構造を得る。ここで開口部3の内部には配線5が形成されている。

【0247】次に、図100に示すように、HF水溶液によるウェットエッチングによって、ノンドープトシリコン酸化膜143の上部の一部を除去する。このとき、HF水溶液への浸漬時間を変えることにより、ノンドープトシリコン酸化膜143が除去される量を制御することができる。

【0248】その後、配線5の表面に粒状結晶9を形成することにより、図92に示すような構造を得る。

【0249】図101は、本発明の実施の形態8によるDRAMの配線の第2の変形例を示した断面図である。図101を参照して、本発明の実施の形態8によるDRAMの配線の第2の変形例は、半導体基板1の主表面上にシリコン窒化膜2が形成されている。シリコン窒化膜2上にはノンドープトシリコン酸化膜143が形成されている。ノンドープトシリコン酸化膜143とシリコン窒化膜2とに部分的に埋込まれた状態になるように、ポリシリコンからなる配線15の側面には、サイドウォール2

3が形成されている。このように、配線15がポリシリコンからなるサイドウォール23を備えるので、配線の断面積を大きくすることができる。このため、配線をよ

64

断面積を大きくすることができる。このため、配線をより低抵抗にすることができる。 【0250】図102~104は、図101に示した本発明の実施の形態8によるDRAMの配線の第2の変形例の製造工程を説明するための断面図である。以下、図

102~104を参照して、本発明の実施の形態8によ

るDRAMの配線の第2の変形例の製造工程を説明す

10 る。

【0251】まず、図93に示した本発明の実施の形態8によるDRAMの配線の第1の変形例の製造工程を実施した後、ボロンドープトシリコン酸化膜6(図102参照)上と開口部3(図93参照)の内部とにポリシリコン膜(図示せず)を形成する。その後、ボロンドープトシリコン酸化膜6上に位置するポリシリコン膜を除去することにより、図102に示すような配線15を形成する。

【0252】次に、ボロンドープトシリコン酸化膜6を 20 エッチングにより除去することにより、図103に示す ような構造を得る。これにより、配線15の側面の一部 25を露出させることができる。

【0253】次に、図104に示すように、全体を覆うようにポリシリコン膜24を形成する。

【0254】その後、ポリシリコン膜24の一部を異方性エッチングにより除去することにより、図101に示すような構造を得る。

【0255】図105は、本発明の実施の形態8による DRAMの配線の第3の変形例を示した断面図である。 30 図105を参照して、本発明の実施の形態8によるDR AMの配線の第3の変形例は、基本的には図101に示した本発明の実施の形態8によるDRAMの第2の変形例と同様の構造を備える。ただし、この図105に示した第3の変形例では、配線304がアモルファスシリコンにより構成されている。また、サイドウォール23との表面には粒状結晶26が形成されている。このように、配線304とサイドウォール23との表面に粒状結晶を備えるので、より配線の低40 抵抗化を図ることができる。

【0256】また、この本発明の実施の形態8によるDRAMの配線の第3の変形例の製造工程としては、図102~104に示した製造工程を実施した後、本発明の実施の形態1の変形例において実施した粒状結晶の形成工程を実施することにより、図105に示すような構造を得ることができる。

【0257】図106は、本発明の実施の形態8による DRAMの配線の第4の変形例を示した断面図である。 図106を参照して、本発明の実施の形態8によるDR 50 AMの配線の第4の変形例は、基本的には図105に示 した第3の変形例と同様の構造を備える。ただし、図106に示した第4の変形例では、配線15がポリシリコンにより構成されており、アモルファスシリコンからなるサイドウォール23の表面に粒状結晶26が形成されている。また、配線15の上部表面には、粒状結晶26より小さい粒状結晶35が形成されている。このように構成することで、本発明の実施の形態8によるDRAMの配線の第3の変形例と同様の効果が得られる。

【0258】図107は、本発明の実施の形態8による DRAMの配線の第5の変形例を示した断面図である。 図107を参照して、本発明の実施の形態8によるDR AMの配線の第5の変形例は、半導体基板1の主表面上 にシリコン窒化膜2が形成されている。シリコン窒化膜 2上にはノンドープトシリコン酸化膜143が形成され ている。ノンドープトシリコン酸化膜143とシリコン 窒化膜2とに埋込まれた状態になるように、ポリシリコ ンからなる配線30が形成されている。配線30とノン ドープトシリコン酸化膜143およびシリコン窒化膜2 との間には、空隙33が形成されている。そして、全体 を覆うように、シリコン酸化膜32が形成されている。 このように、配線30の側面に空隙33を備えるので、 配線30における寄生容量を低減することができる。こ れにより、寄生容量があることによる半導体素子のアク セス時間の遅延を防止でき、デバイスの電気的特性の劣 化を防止することができる。

【0259】図108~112は、図107に示した本発明の実施の形態8によるDRAMの配線の第5の変形例の製造工程を説明するための断面図である。以下、図108~112を参照して、本発明の実施の形態8によるDRAMの配線の第5の変形例の製造工程を説明する。

【0260】まず、半導体基板1(図108参照)の主表面上にシリコン窒化膜2(図108参照)を形成する。シリコン窒化膜2上にノンドープトシリコン酸化膜143(図108参照)を形成する。ノンドープトシリコン酸化膜143上にレジストパターン(図示せず)を形成した後、このレジストパターンをマスクとして、ノンドープトシリコン酸化膜143とシリコン窒化膜2との一部をエッチングにより除去することにより、開口部3(図108参照)を形成する。このようにして、図108に示すような構造を得る。

【0261】次に、ノンドープトシリコン酸化膜143 上と開口部3の内部とにシリコン窒化膜などの絶縁膜27(図109参照)を形成する。このようにして、図109に示すような構造を得る。

形成する。

【0263】次に、ノンドープトシリコン酸化膜143 上に位置するポリシリコン膜29の一部を異方性エッチ ングあるいはCMP法を用いて除去することにより、図 111に示すような構造を得る。

【0264】次に、図112に示すように、サイドウォール28 (図111参照) をエッチングにより選択的に除去する。これにより、配線30の側面に空隙33を形成する。

0 【0265】その後、全体を覆うようにカバレッジの悪いシリコン酸化膜32(図107参照)を形成することにより、図107に示すような構造を得る。

【0266】図113は、本発明の実施の形態8による DRAMの配線の第6の変形例を示した断面図である。 図113を参照して、本発明の実施の形態8によるDR AMの配線の第6の変形例は、基本的には図107に示した本発明の実施の形態8によるDRAMの配線の第5の変形例と同様の構造を備える。但し、この図113に示した第6の変形例では、空隙33の下にサイドウォー 20 ル28の一部が残存した状態となっている。このように 構成しても、図107に示した本発明の実施の形態8によるDRAMの配線の第5の変形例と同様の効果が得られる。

【0267】また、この図113に示した本発明の実施の形態8によるDRAMの配線の第6の変形例の製造工程は、基本的には図108~112に示した本発明の実施の形態8によるDRAMの配線の第5の変形例の製造工程と同様である。但し、図112に示した工程において、配線30の側面にあるサイドウォール28をすべて30除去するのではなく、一部を残存させるようにしている

【0268】なお、この配線の第 $1\sim$ 第6の変形例は、本発明の実施の形態 $1\sim7$ にも応用することができる。

【0269】なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

40 [0270]

【発明の効果】このように、請求項1~30に記載の発明によれば、メモリセル領域と周辺回路領域とを備え、絶縁膜と、キャパシタ下部電極部分を含むキャパシタ下部電極と、誘電体膜と、キャパシタ上部電極とを含むように半導体装置を構成する。そして、上記絶縁膜の上部表面は上記キャパシタ下部電極部分の頂面とほぼ同一もしくは上記キャパシタ下部電極部分の頂面と底面との間に位置する。これにより、一定のキャパシタ容量を確保すると同時に高集積化を図ることができ、かつ、信頼性の高い半導体装置およびその製造方法を提供することが

できる。

【図面の簡単な説明】

【図1】 本発明の実施の形態1によるDRAMのメモリセルの平面模式図である。

67

【図2】 本発明の実施の形態1によるDRAMのメモリセル領域と周辺回路領域とにおける断面図である。

【図3】 図2に示した本発明の実施の形態1によるD RAMの製造工程の第1工程を説明するための断面図で ある。

【図4】 図2に示した本発明の実施の形態1によるDRAMの製造工程の第2工程を説明するための断面図である。

【図5】 図2に示した本発明の実施の形態1によるDRAMの製造工程の第3工程を説明するための断面図である。

【図6】 図2に示した本発明の実施の形態1によるDRAMの製造工程の第4工程を説明するための断面図である。

【図7】 図2に示した本発明の実施の形態1によるD RAMの製造工程の第5工程を説明するための断面図で ある。

【図8】 図2に示した本発明の実施の形態1によるD RAMの製造工程の第6工程を説明するための断面図である。

【図9】 図2に示した本発明の実施の形態1によるDRAMの製造工程の第7工程を説明するための断面図である。

【図10】 図2に示した本発明の実施の形態1による DRAMの製造工程の第8工程を説明するための断面図 である。

【図11】 図2に示した本発明の実施の形態1による DRAMの製造工程の第9工程を説明するための断面図 である。

【図12】 図2に示した本発明の実施の形態1によるDRAMの製造工程の第10工程を説明するための断面図である。

【図13】 図2に示した本発明の実施の形態1による DRAMの製造工程の第11工程を説明するための断面 図である。

【図14】 図2に示した本発明の実施の形態1による DRAMの製造工程の変形例の第1工程を説明するため の断面図である。

【図15】 図2に示した本発明の実施の形態1による DRAMの製造工程の変形例の第2工程を説明するため の断面図である。

【図16】 本発明の実施の形態1によるDRAMの第 1の変形例を説明するための断面図である。

【図17】 本発明の実施の形態1によるDRAMの第2の変形例を説明するための断面図である。

【図18】 図17に示した本発明の実施の形態1によ 50 するための断面図である。

るDRAMの第2の変形例の製造工程の第1工程を説明するための断面図である。

【図19】 図17に示した本発明の実施の形態1によるDRAMの第2の変形例の製造工程の第2工程を説明するための断面図である。

【図20】 図17に示した本発明の実施の形態1によるDRAMの第2の変形例の製造工程の第3工程を説明するための断面図である。

【図21】 本発明の実施の形態1によるDRAMの第 10 3の変形例を説明するための断面図である。

【図22】 図21に示した本発明の実施の形態1によるDRAMの第3の変形例の製造工程の第1工程を説明するための断面図である。

【図23】 図21に示した本発明の実施の形態1によるDRAMの第3の変形例の製造工程の第2工程を説明するための断面図である。

【図24】 図21に示した本発明の実施の形態1によるDRAMの第3の変形例の製造工程の第3工程を説明するための断面図である。

20 【図25】 本発明の実施の形態1によるDRAMの第 4の変形例を説明するための断面図である。

【図26】 図25に示した本発明の実施の形態1によるDRAMの第4の変形例の製造工程の第1工程を説明するための断面図である。

【図27】 本発明の実施の形態2によるDRAMを説明するための断面図である。

【図28】 図27に示した本発明の実施の形態2によるDRAMの製造工程の第1工程を説明するための断面図である。

30 【図29】 図27に示した本発明の実施の形態2によるDRAMの製造工程の第2工程を説明するための断面図である。

【図30】 本発明の実施の形態2によるDRAMの第 1の変形例を説明するための断面図である。

【図31】 図30に示した本発明の実施の形態2によるDRAMの第1の変形例の製造工程の第1工程を説明するための断面図である。

【図32】 図30に示した本発明の実施の形態2によるDRAMの第1の変形例の製造工程の第2工程を説明 40 するための断面図である。

【図33】 本発明の実施の形態2によるDRAMの第2の変形例を説明するための断面図である。

【図34】 図33に示した本発明の実施の形態2によるDRAMの第2の変形例の製造工程の第1工程を説明するための断面図である。

【図35】 本発明の実施の形態2によるDRAMの第3の変形例を説明するための断面図である。

【図36】 図35に示した本発明の実施の形態2によるDRAMの第3の変形例の製造工程の第1工程を説明

【図37】 本発明の実施の形態2によるDRAMの第4の変形例を説明するための断面図である。

【図38】 図37に示した本発明の実施の形態2によるDRAMの第4の変形例の製造工程の第1工程を説明するための断面図である。

【図39】 本発明の実施の形態3によるDRAMを説明するための断面図である。

【図40】 図39に示した本発明の実施の形態3によるDRAMの製造工程の第1工程を説明するための断面図である。

【図41】 図39に示した本発明の実施の形態3によるDRAMの製造工程の第2工程を説明するための断面図である。

【図42】 図39に示した本発明の実施の形態3によるDRAMの製造工程の第3工程を説明するための断面図である。

【図43】 本発明の実施の形態3によるDRAMの第 1の変形例を説明するための断面図である。

【図44】 図43に示した本発明の実施の形態3によるDRAMの第1の変形例の製造工程の第1工程を説明するための断面図である。

【図45】 図43に示した本発明の実施の形態3によるDRAMの第1の変形例の製造工程の第2工程を説明するための断面図である。

【図46】 図43に示した本発明の実施の形態3によるDRAMの第1の変形例の製造工程の第3工程を説明するための断面図である。

【図47】 本発明の実施の形態3によるDRAMの第2の変形例を説明するための断面図である。

【図48】 本発明の実施の形態3によるDRAMの第2の変形例の製造工程の第1工程を説明するための断面図である。

【図49】 図47に示した本発明の実施の形態3によるDRAMの第2の変形例の製造工程の第2工程を説明するための断面図である。

【図50】 本発明の実施の形態4によるDRAMの構造を説明するための断面図である。

【図51】 図50に示した本発明の実施の形態4によるDRAMの製造工程の第1工程を説明するための断面図である。

【図52】 図50に示した本発明の実施の形態4によるDRAMの製造工程の第2工程を説明するための断面図である。

【図53】 図50に示した本発明の実施の形態4によるDRAMの製造工程の第3工程を説明するための断面図である。

【図54】 図50に示した本発明の実施の形態4によるDRAMの製造工程の第4工程を説明するための断面図である。

【図55】 図50に示した本発明の実施の形態4によ 50 るDRAMの製造工程の第2工程を説明するための断面

るDRAMの製造工程の第5工程を説明するための断面 図である。

【図56】 本発明の実施の形態4によるDRAMの第 1の変形例を説明するための断面図である。

【図57】 図56に示した本発明の実施の形態4によるDRAMの第1の変形例の製造工程の第1工程を説明するための断面図である。

【図58】 本発明の実施の形態4によるDRAMの第2の変形例を説明するための断面図である。

10 【図59】 図58に示した本発明の実施の形態4によるDRAMの第2の変形例の製造工程の第1工程を説明するための断面図である。

【図60】 本発明の実施の形態4によるDRAMの第3の変形例を説明するための断面図である。

【図61】 図60に示した本発明の実施の形態4によるDRAMの第3の変形例の製造工程の第1工程を説明するための断面図である。

【図62】 図60に示した本発明の実施の形態4によるDRAMの第3の変形例の製造工程の第2工程を説明 20 するための断面図である。

【図63】 図60に示した本発明の実施の形態4によるDRAMの第3の変形例の製造工程の第3工程を説明するための断面図である。

【図64】 本発明の実施の形態4によるDRAMの第4の変形例を説明するための断面図である。

【図65】 図64に示した本発明の実施の形態4によるDRAMの第4の変形例の製造工程の第1工程を説明するための断面図である。

【図 6 6 】 本発明の実施の形態 5 による D R A M の構 30 造を説明するための断面図である。

【図67】 本発明の実施の形態5によるDRAMの製造工程の第1工程を説明するための断面図である。

【図68】 図66に示した本発明の実施の形態5によるDRAMの製造工程の第2工程を説明するための断面図である。

【図69】 図66に示した本発明の実施の形態5によるDRAMの製造工程の第3工程を説明するための断面図である。

【図70】 本発明の実施の形態5によるDRAMの変 40 形例を示した断面図である。

【図71】 図70に示した本発明の実施の形態5によるDRAMの変形例の製造工程の第1工程を説明するための断面図である。

【図72】 本発明の実施の形態6によるDRAMの構造を説明するための断面図である。

【図73】 図72に示した本発明の実施の形態6によるDRAMの製造工程の第1工程を説明するための断面図である。

【図74】 図72に示した本発明の実施の形態6によ の ADRAMの製造工程の第2工程を説明するための断面 図である。

【図75】 図72に示した本発明の実施の形態6によるDRAMの製造工程の第3工程を説明するための断面図である。

【図76】 図72に示した本発明の実施の形態6によるDRAMの製造工程の第4工程を説明するための断面図である。

【図77】 図72に示した本発明の実施の形態6によるDRAMの製造工程の第5工程を説明するための断面図である。

【図78】 本発明の実施の形態6によるDRAMの第 1の変形例を示した断面図である。

【図79】 本発明の実施の形態6によるDRAMの第2の変形例を示した断面図である。

【図80】 図79に示した本発明の実施の形態6によるDRAMの第2の変形例の製造工程の第1工程を説明するための断面図である。

【図81】 本発明の実施の形態6によるDRAMの第3の変形例を示した断面図である。

【図82】 本発明の実施の形態6によるDRAMの第4の変形例を示した断面図である。

【図83】 本発明の実施の形態6によるDRAMの第5の変形例を示した断面図である。

【図84】 本発明の実施の形態6によるDRAMの第6の変形例を示した断面図である。

【図85】 本発明の実施の形態7によるDRAMのメモリセルの平面模式図である。

【図86】 本発明の実施の形態7によるDRAMの断面図である。

【図87】 本発明の実施の形態7によるDRAMの変形例を示した断面図である。

【図88】 本発明の実施の形態8によるDRAMを示した断面図である。

【図89】 本発明の実施の形態8によるDRAMの第 1の変形例を示した断面図である。

【図90】 本発明の実施の形態8によるDRAMの第2の変形例を示した断面図である。

【図91】 本発明の実施の形態8によるDRAMの第3の変形例を示した断面図である。

【図92】 本発明の実施の形態8によるDRAMの配線の第1の変形例を示した断面図である。

【図93】 図92に示した本発明の実施の形態8によるDRAMの配線の第1の変形例の製造工程の第1工程を説明するための断面図である。

【図94】 図92に示した本発明の実施の形態8によるDRAMの配線の第1の変形例の製造工程の第2工程を説明するための断面図である。

【図95】 図92に示した本発明の実施の形態8によるDRAMの配線の第1の変形例の製造工程の第3工程を説明するための断面図である。

【図96】 図92に示した本発明の実施の形態8によるDRAMの配線の第1の変形例の製造工程の第4工程を説明するための断面図である。

【図97】 図92に示した本発明の実施の形態8によるDRAMの配線の第1の変形例の製造工程の変形例の 第1工程を説明するための断面図である。

【図98】 図92に示した本発明の実施の形態8によるDRAMの配線の第1の変形例の製造工程の変形例の 第2工程を説明するための断面図である。

10 【図99】 図92に示した本発明の実施の形態8によるDRAMの配線の第1の変形例の製造工程の変形例の 第3工程を説明するための断面図である。

【図100】 図92に示した本発明の実施の形態8によるDRAMの配線の第1の変形例の製造工程の変形例の第4工程を説明するための断面図である。

【図101】 本発明の実施の形態8によるDRAMの配線の第2の変形例を示した断面図である。

【図102】 図101に示した本発明の実施の形態8によるDRAMの配線の第2の変形例の製造工程の第1 20 工程を説明するための断面図である。

【図103】 図101に示した本発明の実施の形態8によるDRAMの配線の第2の変形例の製造工程の第2工程を説明するための断面図である。

【図104】 図101に示した本発明の実施の形態8によるDRAMの配線の第2の変形例の製造工程の第3工程を説明するための断面図である。

【図105】 本発明の実施の形態8によるDRAMの配線の第3の変形例を示した断面図である。

【図106】 本発明の実施の形態8によるDRAMの 30 配線の第4の変形例を示した断面図である。

【図107】 本発明の実施の形態8によるDRAMの配線の第5の変形例を示した断面図である。

【図108】 図107に示した本発明の実施の形態8によるDRAMの配線の第5の変形例の製造工程の第1工程を説明するための断面図である。

【図109】 図107に示した本発明の実施の形態8によるDRAMの配線の第5の変形例の製造工程の第2工程を説明するための断面図である。

【図110】 図107に示した本発明の実施の形態8 40 によるDRAMの配線の第5の変形例の製造工程の第3 工程を説明する断面図である。

【図111】 図107に示した本発明の実施の形態8によるDRAMの配線の第5の変形例の製造工程の第4工程を説明する断面図である。

【図112】 図107に示した本発明の実施の形態8によるDRAMの配線の第5の変形例の製造工程の第5工程を説明する断面図である。

【図113】 本発明の実施の形態8によるDRAMの配線の第6の変形例を示す断面図である。

50 【図114】 従来のDRAMのメモリセルの平面模式

74

73

図である。

【図115】 従来のDRAMの断面図である。

【図116】 従来のもう1つの例によるDRAMの断面図である。

・【図117】 従来のDRAMの周辺回路領域において、コンタクトホールがキャパシタ上部電極を突き抜けた状態を示す断面図である。

【図118】 従来の配線の断面図である。

【図119】 図118に示した従来の配線の製造工程の第1工程を説明するための断面図である。

【図120】 図118に示した従来の配線の製造工程の第2工程を説明するための断面図である。

【図121】 従来のその他の例による配線を示した断面図である。

【図122】 図121に示した従来のその他の例による配線の製造工程の第1工程を説明するための断面図である。


【図123】 図121に示した従来のその他の例による配線の製造工程の第2工程を説明するための断面図である。

【図124】 図121に示した従来のその他の例による配線の製造工程の第3工程を説明するための断面図である。


【符号の説明】

1 半導体基板、2,44a~44e,54,58,2

[図1]




[図3]




03 シリコン窒化膜、40 トレンチ分離酸化膜、3 9 活性領域、42a~42e ゲート絶縁膜、43a ~43e ゲート電極、46a~46i, 45, 55 a. 55b. 204a. 204b. 96. 97. 10 0. 23. 28 サイドウォール、47. 85. 143 ノンドープトシリコン酸化膜、48.37.205. 59, 77層間絶縁膜、38a, 38b, 49, 50, 51, 144 コンタクトホール、52, 56, 62, 91, 101, 104, 111, 141, 4, 29, 10 5. 15. 30. 24 ポリシリコン膜、53 高融点 金属シリサイド膜、201a~201e ソース/ドレ イン領域、174, 202, 138 配線、57a, 5 7b, 128 プラグ、61, 110, 3, 303 開 口部、170a, 170b, 92, 112, 120 キ ャパシタ下部電極、150 誘電体膜、151キャパシ タ上部電極、60.86.6 ドープトシリコン酸化 膜、70 レジスト、74,98,9,26,35 粒 状結晶、95.304 アモルファスシリコン、99 絶縁膜、126 タングステン層、127 高融点金属 20 層、135キャパシタ上部電極用コンタクトホール、1 39 トレンチ分離酸化膜、140 ダミーのキャパシ タ下部電極、142 回り込み空間、25 側面の一 部、27.32 シリコン酸化膜、33 空隙、301 頂面、302 底面。


【図2】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




[図24]




[図25]




[図26]




【図27】




[図28]




【図29】




【図30】




【図32】




【図34】




【図31】




[図33]




【図35】




【図36】




[図38]




【図40】




【図37】




【図39】




【図41】




【図42】




【図44】




【図46】




[図43]




【図45】




【図47】




【図48】




【図49】




【図50】




【図51】




【図52】




【図53】




【図54】




【図55】




【図56】




【図57】




【図58】




【図59】




【図60】




【図61】




【図62】




【図63】




【図64】




【図65】




【図66】




[図67]




【図68】




【図69】




[図70]




【図71】




【図72】




【図74】




【図76】




[図73]




【図75】




[図77]




【図78】




【図79】




【図80】




【図81】




[図82]




【図85】







【図88】




【図89】




【図90】




【図91】




【図98】




【図99】




【図100】




【図101】




【図102】




【図103】






【図115】




and the second set the time and the second second

【図124】



【図116】



【図117】

